home *** CD-ROM | disk | FTP | other *** search
/ Scene Storm / Scene Storm - Volume 1.iso / coding / tools / gcc / gcc270_src.lha / gcc-2.7.0-amiga / config / mips / mips.c < prev    next >
Encoding:
C/C++ Source or Header  |  1995-06-15  |  147.1 KB  |  5,618 lines
  1. /* Subroutines for insn-output.c for MIPS
  2.    Copyright (C) 1989, 90, 91, 93, 94, 1995 Free Software Foundation, Inc.
  3.    Contributed by A. Lichnewsky, lich@inria.inria.fr.
  4.    Changes by Michael Meissner, meissner@osf.org.
  5.    64 bit r4000 support by Ian Lance Taylor, ian@cygnus.com, and
  6.    Brendan Eich, brendan@microunity.com.
  7.  
  8. This file is part of GNU CC.
  9.  
  10. GNU CC is free software; you can redistribute it and/or modify
  11. it under the terms of the GNU General Public License as published by
  12. the Free Software Foundation; either version 2, or (at your option)
  13. any later version.
  14.  
  15. GNU CC is distributed in the hope that it will be useful,
  16. but WITHOUT ANY WARRANTY; without even the implied warranty of
  17. MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  18. GNU General Public License for more details.
  19.  
  20. You should have received a copy of the GNU General Public License
  21. along with GNU CC; see the file COPYING.  If not, write to
  22. the Free Software Foundation, 59 Temple Place - Suite 330,
  23. Boston, MA 02111-1307, USA.  */
  24.  
  25. /* ??? The TARGET_FP_CALL_32 macros are intended to simulate a 32 bit
  26.    calling convention in 64 bit mode.  It doesn't work though, and should
  27.    be replaced with something better designed.  */
  28.  
  29. #include "config.h"
  30. #include "rtl.h"
  31. #include "regs.h"
  32. #include "hard-reg-set.h"
  33. #include "real.h"
  34. #include "insn-config.h"
  35. #include "conditions.h"
  36. #include "insn-flags.h"
  37. #include "insn-attr.h"
  38. #include "insn-codes.h"
  39. #include "recog.h"
  40. #include "output.h"
  41.  
  42. #undef MAX            /* sys/param.h may also define these */
  43. #undef MIN
  44.  
  45. #include <stdio.h>
  46. #include <signal.h>
  47. #include <sys/types.h>
  48. #include <sys/file.h>
  49. #include <ctype.h>
  50. #include "tree.h"
  51. #include "expr.h"
  52. #include "flags.h"
  53.  
  54. #ifndef R_OK
  55. #define R_OK 4
  56. #define W_OK 2
  57. #define X_OK 1
  58. #endif
  59.  
  60. #if defined(USG) || defined(NO_STAB_H)
  61. #include "gstab.h"  /* If doing DBX on sysV, use our own stab.h.  */
  62. #else
  63. #include <stab.h>  /* On BSD, use the system's stab.h.  */
  64. #endif /* not USG */
  65.  
  66. #ifdef __GNU_STAB__
  67. #define STAB_CODE_TYPE enum __stab_debug_code
  68. #else
  69. #define STAB_CODE_TYPE int
  70. #endif
  71.  
  72. extern void   abort ();
  73. extern int    atoi ();
  74. extern char  *getenv ();
  75. extern char  *mktemp ();
  76.  
  77. extern rtx    adj_offsettable_operand ();
  78. extern rtx    copy_to_reg ();
  79. extern void   error ();
  80. extern void   fatal ();
  81. extern tree   lookup_name ();
  82. extern void   pfatal_with_name ();
  83. extern void   warning ();
  84.  
  85. extern tree   current_function_decl;
  86. extern FILE  *asm_out_file;
  87.  
  88. /* Enumeration for all of the relational tests, so that we can build
  89.    arrays indexed by the test type, and not worry about the order
  90.    of EQ, NE, etc. */
  91.  
  92. enum internal_test {
  93.     ITEST_EQ,
  94.     ITEST_NE,
  95.     ITEST_GT,
  96.     ITEST_GE,
  97.     ITEST_LT,
  98.     ITEST_LE,
  99.     ITEST_GTU,
  100.     ITEST_GEU,
  101.     ITEST_LTU,
  102.     ITEST_LEU,
  103.     ITEST_MAX
  104.   };
  105.  
  106. /* Global variables for machine-dependent things.  */
  107.  
  108. /* Threshold for data being put into the small data/bss area, instead
  109.    of the normal data area (references to the small data/bss area take
  110.    1 instruction, and use the global pointer, references to the normal
  111.    data area takes 2 instructions).  */
  112. int mips_section_threshold = -1;
  113.  
  114. /* Count the number of .file directives, so that .loc is up to date.  */
  115. int num_source_filenames = 0;
  116.  
  117. /* Count the number of sdb related labels are generated (to find block
  118.    start and end boundaries).  */
  119. int sdb_label_count = 0;
  120.  
  121. /* Next label # for each statement for Silicon Graphics IRIS systems. */
  122. int sym_lineno = 0;
  123.  
  124. /* Non-zero if inside of a function, because the stupid MIPS asm can't
  125.    handle .files inside of functions.  */
  126. int inside_function = 0;
  127.  
  128. /* Files to separate the text and the data output, so that all of the data
  129.    can be emitted before the text, which will mean that the assembler will
  130.    generate smaller code, based on the global pointer.  */
  131. FILE *asm_out_data_file;
  132. FILE *asm_out_text_file;
  133.  
  134. /* Linked list of all externals that are to be emitted when optimizing
  135.    for the global pointer if they haven't been declared by the end of
  136.    the program with an appropriate .comm or initialization.  */
  137.  
  138. struct extern_list {
  139.   struct extern_list *next;    /* next external */
  140.   char *name;            /* name of the external */
  141.   int size;            /* size in bytes */
  142. } *extern_head = 0;
  143.  
  144. /* Name of the file containing the current function.  */
  145. char *current_function_file = "";
  146.  
  147. /* Warning given that Mips ECOFF can't support changing files
  148.    within a function.  */
  149. int file_in_function_warning = FALSE;
  150.  
  151. /* Whether to suppress issuing .loc's because the user attempted
  152.    to change the filename within a function.  */
  153. int ignore_line_number = FALSE;
  154.  
  155. /* Number of nested .set noreorder, noat, nomacro, and volatile requests.  */
  156. int set_noreorder;
  157. int set_noat;
  158. int set_nomacro;
  159. int set_volatile;
  160.  
  161. /* The next branch instruction is a branch likely, not branch normal.  */
  162. int mips_branch_likely;
  163.  
  164. /* Count of delay slots and how many are filled.  */
  165. int dslots_load_total;
  166. int dslots_load_filled;
  167. int dslots_jump_total;
  168. int dslots_jump_filled;
  169.  
  170. /* # of nops needed by previous insn */
  171. int dslots_number_nops;
  172.  
  173. /* Number of 1/2/3 word references to data items (ie, not jal's).  */
  174. int num_refs[3];
  175.  
  176. /* registers to check for load delay */
  177. rtx mips_load_reg, mips_load_reg2, mips_load_reg3, mips_load_reg4;
  178.  
  179. /* Cached operands, and operator to compare for use in set/branch on
  180.    condition codes.  */
  181. rtx branch_cmp[2];
  182.  
  183. /* what type of branch to use */
  184. enum cmp_type branch_type;
  185.  
  186. /* Number of previously seen half-pic pointers and references.  */
  187. static int prev_half_pic_ptrs = 0;
  188. static int prev_half_pic_refs = 0;
  189.  
  190. /* which cpu are we scheduling for */
  191. enum processor_type mips_cpu;
  192.  
  193. /* which instruction set architecture to use.  */
  194. int mips_isa;
  195.  
  196. /* Strings to hold which cpu and instruction set architecture to use.  */
  197. char *mips_cpu_string;        /* for -mcpu=<xxx> */
  198. char *mips_isa_string;        /* for -mips{1,2,3,4} */
  199.  
  200. /* Generating calls to position independent functions?  */
  201. enum mips_abicalls_type mips_abicalls;
  202.  
  203. /* High and low marks for floating point values which we will accept
  204.    as legitimate constants for LEGITIMATE_CONSTANT_P.  These are
  205.    initialized in override_options.  */
  206. REAL_VALUE_TYPE dfhigh, dflow, sfhigh, sflow;
  207.  
  208. /* Array giving truth value on whether or not a given hard register
  209.    can support a given mode.  */
  210. char mips_hard_regno_mode_ok[(int)MAX_MACHINE_MODE][FIRST_PSEUDO_REGISTER];
  211.  
  212. /* Current frame information calculated by compute_frame_size.  */
  213. struct mips_frame_info current_frame_info;
  214.  
  215. /* Zero structure to initialize current_frame_info.  */
  216. struct mips_frame_info zero_frame_info;
  217.  
  218. /* Temporary filename used to buffer .text until end of program
  219.    for -mgpopt.  */
  220. static char *temp_filename;
  221.  
  222. /* Pseudo-reg holding the address of the current function when
  223.    generating embedded PIC code.  Created by LEGITIMIZE_ADDRESS, used
  224.    by mips_finalize_pic if it was created.  */
  225. rtx embedded_pic_fnaddr_rtx;
  226.  
  227. /* List of all MIPS punctuation characters used by print_operand.  */
  228. char mips_print_operand_punct[256];
  229.  
  230. /* Map GCC register number to debugger register number.  */
  231. int mips_dbx_regno[FIRST_PSEUDO_REGISTER];
  232.  
  233. /* Buffer to use to enclose a load/store operation with %{ %} to
  234.    turn on .set volatile.  */
  235. static char volatile_buffer[60];
  236.  
  237. /* Hardware names for the registers.  If -mrnames is used, this
  238.    will be overwritten with mips_sw_reg_names.  */
  239.  
  240. char mips_reg_names[][8] =
  241. {
  242.  "$0",   "$1",   "$2",   "$3",   "$4",   "$5",   "$6",   "$7",
  243.  "$8",   "$9",   "$10",  "$11",  "$12",  "$13",  "$14",  "$15",
  244.  "$16",  "$17",  "$18",  "$19",  "$20",  "$21",  "$22",  "$23",
  245.  "$24",  "$25",  "$26",  "$27",  "$28",  "$sp",  "$fp",  "$31",
  246.  "$f0",  "$f1",  "$f2",  "$f3",  "$f4",  "$f5",  "$f6",  "$f7",
  247.  "$f8",  "$f9",  "$f10", "$f11", "$f12", "$f13", "$f14", "$f15",
  248.  "$f16", "$f17", "$f18", "$f19", "$f20", "$f21", "$f22", "$f23",
  249.  "$f24", "$f25", "$f26", "$f27", "$f28", "$f29", "$f30", "$f31",
  250.  "hi",   "lo",   "accum","$fcr31"
  251. };
  252.  
  253. /* Mips software names for the registers, used to overwrite the
  254.    mips_reg_names array.  */
  255.  
  256. char mips_sw_reg_names[][8] =
  257. {
  258.   "$zero","$at",  "$v0",  "$v1",  "$a0",  "$a1",  "$a2",  "$a3",
  259.   "$t0",  "$t1",  "$t2",  "$t3",  "$t4",  "$t5",  "$t6",  "$t7",
  260.   "$s0",  "$s1",  "$s2",  "$s3",  "$s4",  "$s5",  "$s6",  "$s7",
  261.   "$t8",  "$t9",  "$k0",  "$k1",  "$gp",  "$sp",  "$fp",  "$ra",
  262.   "$f0",  "$f1",  "$f2",  "$f3",  "$f4",  "$f5",  "$f6",  "$f7",
  263.   "$f8",  "$f9",  "$f10", "$f11", "$f12", "$f13", "$f14", "$f15",
  264.   "$f16", "$f17", "$f18", "$f19", "$f20", "$f21", "$f22", "$f23",
  265.   "$f24", "$f25", "$f26", "$f27", "$f28", "$f29", "$f30", "$f31",
  266.   "hi",   "lo",   "accum","$fcr31"
  267. };
  268.  
  269. /* Map hard register number to register class */
  270. enum reg_class mips_regno_to_class[] =
  271. {
  272.   GR_REGS,    GR_REGS,    GR_REGS,    GR_REGS,
  273.   GR_REGS,    GR_REGS,    GR_REGS,    GR_REGS,
  274.   GR_REGS,    GR_REGS,    GR_REGS,    GR_REGS,
  275.   GR_REGS,    GR_REGS,    GR_REGS,    GR_REGS,
  276.   GR_REGS,    GR_REGS,    GR_REGS,    GR_REGS,
  277.   GR_REGS,    GR_REGS,    GR_REGS,    GR_REGS,
  278.   GR_REGS,    GR_REGS,    GR_REGS,    GR_REGS,
  279.   GR_REGS,    GR_REGS,    GR_REGS,    GR_REGS,
  280.   FP_REGS,    FP_REGS,    FP_REGS,    FP_REGS,
  281.   FP_REGS,    FP_REGS,    FP_REGS,    FP_REGS,
  282.   FP_REGS,    FP_REGS,    FP_REGS,    FP_REGS,
  283.   FP_REGS,    FP_REGS,    FP_REGS,    FP_REGS,
  284.   FP_REGS,    FP_REGS,    FP_REGS,    FP_REGS,
  285.   FP_REGS,    FP_REGS,    FP_REGS,    FP_REGS,
  286.   FP_REGS,    FP_REGS,    FP_REGS,    FP_REGS,
  287.   FP_REGS,    FP_REGS,    FP_REGS,    FP_REGS,
  288.   HI_REG,    LO_REG,        HILO_REG,    ST_REGS
  289. };
  290.  
  291. /* Map register constraint character to register class.  */
  292. enum reg_class mips_char_to_class[256] =
  293. {
  294.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  295.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  296.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  297.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  298.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  299.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  300.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  301.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  302.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  303.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  304.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  305.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  306.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  307.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  308.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  309.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  310.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  311.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  312.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  313.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  314.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  315.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  316.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  317.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  318.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  319.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  320.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  321.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  322.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  323.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  324.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  325.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  326.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  327.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  328.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  329.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  330.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  331.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  332.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  333.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  334.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  335.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  336.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  337.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  338.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  339.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  340.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  341.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  342.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  343.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  344.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  345.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  346.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  347.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  348.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  349.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  350.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  351.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  352.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  353.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  354.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  355.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  356.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  357.   NO_REGS,    NO_REGS,    NO_REGS,    NO_REGS,
  358. };
  359.  
  360.  
  361. /* Return truth value of whether OP can be used as an operands
  362.    where a register or 16 bit unsigned integer is needed.  */
  363.  
  364. int
  365. uns_arith_operand (op, mode)
  366.      rtx op;
  367.      enum machine_mode mode;
  368. {
  369.   if (GET_CODE (op) == CONST_INT && SMALL_INT_UNSIGNED (op))
  370.     return TRUE;
  371.  
  372.   return register_operand (op, mode);
  373. }
  374.  
  375. /* Return truth value of whether OP can be used as an operands
  376.    where a 16 bit integer is needed  */
  377.  
  378. int
  379. arith_operand (op, mode)
  380.      rtx op;
  381.      enum machine_mode mode;
  382. {
  383.   if (GET_CODE (op) == CONST_INT && SMALL_INT (op))
  384.     return TRUE;
  385.  
  386.   return register_operand (op, mode);
  387. }
  388.  
  389. /* Return truth value of whether OP can be used as an operand in a two
  390.    address arithmetic insn (such as set 123456,%o4) of mode MODE.  */
  391.  
  392. int
  393. arith32_operand (op, mode)
  394.      rtx op;
  395.      enum machine_mode mode;
  396. {
  397.   if (GET_CODE (op) == CONST_INT)
  398.     return TRUE;
  399.  
  400.   return register_operand (op, mode);
  401. }
  402.  
  403. /* Return truth value of whether OP is a integer which fits in 16 bits  */
  404.  
  405. int
  406. small_int (op, mode)
  407.      rtx op;
  408.      enum machine_mode mode;
  409. {
  410.   return (GET_CODE (op) == CONST_INT && SMALL_INT (op));
  411. }
  412.  
  413. /* Return truth value of whether OP is a 32 bit integer which is too big to
  414.    be loaded with one instruction.  */
  415.  
  416. int
  417. large_int (op, mode)
  418.      rtx op;
  419.      enum machine_mode mode;
  420. {
  421.   HOST_WIDE_INT value;
  422.  
  423.   if (GET_CODE (op) != CONST_INT)
  424.     return FALSE;
  425.  
  426.   value = INTVAL (op);
  427.   if ((value & ~0x0000ffff) == 0)            /* ior reg,$r0,value */
  428.     return FALSE;
  429.  
  430.   if (((unsigned long)(value + 32768)) <= 32767)    /* subu reg,$r0,value */
  431.     return FALSE;
  432.  
  433.   if ((value & 0x0000ffff) == 0)            /* lui reg,value>>16 */
  434.     return FALSE;
  435.  
  436.   return TRUE;
  437. }
  438.  
  439. /* Return truth value of whether OP is a register or the constant 0.  */
  440.  
  441. int
  442. reg_or_0_operand (op, mode)
  443.      rtx op;
  444.      enum machine_mode mode;
  445. {
  446.   switch (GET_CODE (op))
  447.     {
  448.     default:
  449.       break;
  450.  
  451.     case CONST_INT:
  452.       return (INTVAL (op) == 0);
  453.  
  454.     case CONST_DOUBLE:
  455.       if (op != CONST0_RTX (mode))
  456.     return FALSE;
  457.  
  458.       return TRUE;
  459.  
  460.     case REG:
  461.     case SUBREG:
  462.       return register_operand (op, mode);
  463.     }
  464.  
  465.   return FALSE;
  466. }
  467.  
  468. /* Return truth value if a CONST_DOUBLE is ok to be a legitimate constant.  */
  469.  
  470. int
  471. mips_const_double_ok (op, mode)
  472.      rtx op;
  473.      enum machine_mode mode;
  474. {
  475.   REAL_VALUE_TYPE d;
  476.  
  477.   if (GET_CODE (op) != CONST_DOUBLE)
  478.     return FALSE;
  479.  
  480.   if (mode == VOIDmode)
  481.     return TRUE;
  482.  
  483.   if (mode != SFmode && mode != DFmode)
  484.     return FALSE;
  485.  
  486.   if (op == CONST0_RTX (mode))
  487.     return TRUE;
  488.  
  489.   /* ??? li.s does not work right with SGI's Irix 6 assembler.  */
  490.   if (ABI_64BIT)
  491.     return FALSE;
  492.  
  493.   REAL_VALUE_FROM_CONST_DOUBLE (d, op);
  494.  
  495.   if (REAL_VALUE_ISNAN (d))
  496.     return FALSE;
  497.  
  498.   if (REAL_VALUE_NEGATIVE (d))
  499.     d = REAL_VALUE_NEGATE (d);
  500.  
  501.   if (mode == DFmode)
  502.     {
  503.       if (REAL_VALUES_LESS (d, dfhigh)
  504.       && REAL_VALUES_LESS (dflow, d))
  505.     return TRUE;
  506.     }
  507.   else
  508.     {
  509.       if (REAL_VALUES_LESS (d, sfhigh)
  510.       && REAL_VALUES_LESS (sflow, d))
  511.     return TRUE;
  512.     }
  513.  
  514.   return FALSE;
  515. }
  516.  
  517. /* Return truth value if a memory operand fits in a single instruction
  518.    (ie, register + small offset).  */
  519.  
  520. int
  521. simple_memory_operand (op, mode)
  522.      rtx op;
  523.      enum machine_mode mode;
  524. {
  525.   rtx addr, plus0, plus1;
  526.  
  527.   /* Eliminate non-memory operations */
  528.   if (GET_CODE (op) != MEM)
  529.     return FALSE;
  530.  
  531.   /* dword operations really put out 2 instructions, so eliminate them.  */
  532.   if (GET_MODE_SIZE (GET_MODE (op)) > UNITS_PER_WORD)
  533.     return FALSE;
  534.  
  535.   /* Decode the address now.  */
  536.   addr = XEXP (op, 0);
  537.   switch (GET_CODE (addr))
  538.     {
  539.     default:
  540.       break;
  541.  
  542.     case REG:
  543.       return TRUE;
  544.  
  545.     case CONST_INT:
  546.       return SMALL_INT (op);
  547.  
  548.     case PLUS:
  549.       plus0 = XEXP (addr, 0);
  550.       plus1 = XEXP (addr, 1);
  551.       if (GET_CODE (plus0) == REG
  552.       && GET_CODE (plus1) == CONST_INT
  553.       && SMALL_INT (plus1))
  554.     return TRUE;
  555.  
  556.       else if (GET_CODE (plus1) == REG
  557.            && GET_CODE (plus0) == CONST_INT
  558.            && SMALL_INT (plus0))
  559.     return TRUE;
  560.  
  561.       else
  562.     return FALSE;
  563.  
  564. #if 0
  565.       /* We used to allow small symbol refs here (ie, stuff in .sdata
  566.      or .sbss), but this causes some bugs in G++.  Also, it won't
  567.      interfere if the MIPS linker rewrites the store instruction
  568.      because the function is PIC.  */
  569.  
  570.     case LABEL_REF:        /* never gp relative */
  571.       break;
  572.  
  573.     case CONST:
  574.       /* If -G 0, we can never have a GP relative memory operation.
  575.      Also, save some time if not optimizing.  */
  576.       if (!TARGET_GP_OPT)
  577.     return FALSE;
  578.  
  579.       {
  580.     rtx offset = const0_rtx;
  581.     addr = eliminate_constant_term (XEXP (addr, 0), &offset);
  582.     if (GET_CODE (op) != SYMBOL_REF)
  583.       return FALSE;
  584.  
  585.     /* let's be paranoid.... */
  586.     if (! SMALL_INT (offset))
  587.       return FALSE;
  588.       }
  589.       /* fall through */
  590.  
  591.     case SYMBOL_REF:
  592.       return SYMBOL_REF_FLAG (addr);
  593. #endif
  594.     }
  595.  
  596.   return FALSE;
  597. }
  598.  
  599. /* Return true if the code of this rtx pattern is EQ or NE.  */
  600.  
  601. int
  602. equality_op (op, mode)
  603.      rtx op;
  604.      enum machine_mode mode;
  605. {
  606.   if (mode != GET_MODE (op))
  607.     return FALSE;
  608.  
  609.   return (GET_CODE (op) == EQ || GET_CODE (op) == NE);
  610. }
  611.  
  612. /* Return true if the code is a relational operations (EQ, LE, etc.) */
  613.  
  614. int
  615. cmp_op (op, mode)
  616.      rtx op;
  617.      enum machine_mode mode;
  618. {
  619.   if (mode != GET_MODE (op))
  620.     return FALSE;
  621.  
  622.   return (GET_RTX_CLASS (GET_CODE (op)) == '<');
  623. }
  624.  
  625. /* Return true if the operand is either the PC or a label_ref.  */
  626.  
  627. int
  628. pc_or_label_operand (op, mode)
  629.      rtx op;
  630.      enum machine_mode mode;
  631. {
  632.   if (op == pc_rtx)
  633.     return TRUE;
  634.  
  635.   if (GET_CODE (op) == LABEL_REF)
  636.     return TRUE;
  637.  
  638.   return FALSE;
  639. }
  640.  
  641. /* Test for a valid operand for a call instruction.
  642.    Don't allow the arg pointer register or virtual regs
  643.    since they may change into reg + const, which the patterns
  644.    can't handle yet.  */
  645.  
  646. int
  647. call_insn_operand (op, mode)
  648.      rtx op;
  649.      enum machine_mode mode;
  650. {
  651.   if (GET_CODE (op) == MEM
  652.       && (CONSTANT_ADDRESS_P (XEXP (op, 0))
  653.       || (GET_CODE (XEXP (op, 0)) == REG
  654.           && XEXP (op, 0) != arg_pointer_rtx
  655.           && !(REGNO (XEXP (op, 0)) >= FIRST_PSEUDO_REGISTER
  656.            && REGNO (XEXP (op, 0)) <= LAST_VIRTUAL_REGISTER))))
  657.     return 1;
  658.   return 0;
  659. }
  660.  
  661. /* Returns an operand string for the given instruction's delay slot,
  662.    after updating filled delay slot statistics.
  663.  
  664.    We assume that operands[0] is the target register that is set.
  665.  
  666.    In order to check the next insn, most of this functionality is moved
  667.    to FINAL_PRESCAN_INSN, and we just set the global variables that
  668.    it needs.  */
  669.  
  670. /* ??? This function no longer does anything useful, because final_prescan_insn
  671.    now will never emit a nop.  */
  672.  
  673. char *
  674. mips_fill_delay_slot (ret, type, operands, cur_insn)
  675.      char *ret;            /* normal string to return */
  676.      enum delay_type type;    /* type of delay */
  677.      rtx operands[];        /* operands to use */
  678.      rtx cur_insn;        /* current insn */
  679. {
  680.   register rtx set_reg;
  681.   register enum machine_mode mode;
  682.   register rtx next_insn    = (cur_insn) ? NEXT_INSN (cur_insn) : (rtx)0;
  683.   register int num_nops;
  684.  
  685.   if (type == DELAY_LOAD || type == DELAY_FCMP)
  686.     num_nops = 1;
  687.  
  688.   else if (type == DELAY_HILO)
  689.     num_nops = 2;
  690.  
  691.   else
  692.     num_nops = 0;
  693.  
  694.   /* Make sure that we don't put nop's after labels.  */
  695.   next_insn = NEXT_INSN (cur_insn);
  696.   while (next_insn != (rtx)0 && GET_CODE (next_insn) == NOTE)
  697.     next_insn = NEXT_INSN (next_insn);
  698.  
  699.   dslots_load_total += num_nops;
  700.   if (TARGET_DEBUG_F_MODE
  701.       || !optimize
  702.       || type == DELAY_NONE
  703.       || operands == (rtx *)0
  704.       || cur_insn == (rtx)0
  705.       || next_insn == (rtx)0
  706.       || GET_CODE (next_insn) == CODE_LABEL
  707.       || (set_reg = operands[0]) == (rtx)0)
  708.     {
  709.       dslots_number_nops = 0;
  710.       mips_load_reg  = (rtx)0;
  711.       mips_load_reg2 = (rtx)0;
  712.       mips_load_reg3 = (rtx)0;
  713.       mips_load_reg4 = (rtx)0;
  714.       return ret;
  715.     }
  716.  
  717.   set_reg = operands[0];
  718.   if (set_reg == (rtx)0)
  719.     return ret;
  720.  
  721.   while (GET_CODE (set_reg) == SUBREG)
  722.     set_reg = SUBREG_REG (set_reg);
  723.  
  724.   mode = GET_MODE (set_reg);
  725.   dslots_number_nops = num_nops;
  726.   mips_load_reg = set_reg;
  727.   if (GET_MODE_SIZE (mode)
  728.       > (FP_REG_P (REGNO (set_reg)) ? UNITS_PER_FPREG : UNITS_PER_WORD))
  729.     mips_load_reg2 = gen_rtx (REG, SImode, REGNO (set_reg) + 1);
  730.   else
  731.     mips_load_reg2 = 0;
  732.  
  733.   if (type == DELAY_HILO)
  734.     {
  735.       mips_load_reg3 = gen_rtx (REG, SImode, MD_REG_FIRST);
  736.       mips_load_reg4 = gen_rtx (REG, SImode, MD_REG_FIRST+1);
  737.     }
  738.   else
  739.     {
  740.       mips_load_reg3 = 0;
  741.       mips_load_reg4 = 0;
  742.     }
  743.  
  744.   return ret;
  745. }
  746.  
  747.  
  748. /* Determine whether a memory reference takes one (based off of the GP pointer),
  749.    two (normal), or three (label + reg) instructions, and bump the appropriate
  750.    counter for -mstats.  */
  751.  
  752. void
  753. mips_count_memory_refs (op, num)
  754.      rtx op;
  755.      int num;
  756. {
  757.   int additional = 0;
  758.   int n_words = 0;
  759.   rtx addr, plus0, plus1;
  760.   enum rtx_code code0, code1;
  761.   int looping;
  762.  
  763.   if (TARGET_DEBUG_B_MODE)
  764.     {
  765.       fprintf (stderr, "\n========== mips_count_memory_refs:\n");
  766.       debug_rtx (op);
  767.     }
  768.  
  769.   /* Skip MEM if passed, otherwise handle movsi of address.  */
  770.   addr = (GET_CODE (op) != MEM) ? op : XEXP (op, 0);
  771.  
  772.   /* Loop, going through the address RTL */
  773.   do
  774.     {
  775.       looping = FALSE;
  776.       switch (GET_CODE (addr))
  777.     {
  778.     default:
  779.       break;
  780.  
  781.     case REG:
  782.     case CONST_INT:
  783.       break;
  784.  
  785.     case PLUS:
  786.       plus0 = XEXP (addr, 0);
  787.       plus1 = XEXP (addr, 1);
  788.       code0 = GET_CODE (plus0);
  789.       code1 = GET_CODE (plus1);
  790.  
  791.       if (code0 == REG)
  792.         {
  793.           additional++;
  794.           addr = plus1;
  795.           looping = TRUE;
  796.           continue;
  797.         }
  798.  
  799.       if (code0 == CONST_INT)
  800.         {
  801.           addr = plus1;
  802.           looping = TRUE;
  803.           continue;
  804.         }
  805.  
  806.       if (code1 == REG)
  807.         {
  808.           additional++;
  809.           addr = plus0;
  810.           looping = TRUE;
  811.           continue;
  812.         }
  813.  
  814.       if (code1 == CONST_INT)
  815.         {
  816.           addr = plus0;
  817.           looping = TRUE;
  818.           continue;
  819.         }
  820.  
  821.       if (code0 == SYMBOL_REF || code0 == LABEL_REF || code0 == CONST)
  822.         {
  823.           addr = plus0;
  824.           looping = TRUE;
  825.           continue;
  826.         }
  827.  
  828.       if (code1 == SYMBOL_REF || code1 == LABEL_REF || code1 == CONST)
  829.         {
  830.           addr = plus1;
  831.           looping = TRUE;
  832.           continue;
  833.         }
  834.  
  835.       break;
  836.  
  837.     case LABEL_REF:
  838.       n_words = 2;        /* always 2 words */
  839.       break;
  840.  
  841.     case CONST:
  842.       addr = XEXP (addr, 0);
  843.       looping = TRUE;
  844.       continue;
  845.  
  846.     case SYMBOL_REF:
  847.       n_words = SYMBOL_REF_FLAG (addr) ? 1 : 2;
  848.       break;
  849.     }
  850.     }
  851.   while (looping);
  852.  
  853.   if (n_words == 0)
  854.     return;
  855.  
  856.   n_words += additional;
  857.   if (n_words > 3)
  858.     n_words = 3;
  859.  
  860.   num_refs[n_words-1] += num;
  861. }
  862.  
  863.  
  864. /* Return RTL for the offset from the current function to the
  865.    argument.  */
  866.  
  867. rtx
  868. embedded_pic_offset (x)
  869.      rtx x;
  870. {
  871.   if (embedded_pic_fnaddr_rtx == NULL)
  872.     {
  873.       rtx seq;
  874.  
  875.       embedded_pic_fnaddr_rtx = gen_reg_rtx (Pmode);
  876.       
  877.       /* Output code at function start to initialize the psuedo-reg.  */
  878.       /* ??? We used to do this in FINALIZE_PIC, but that does not work for
  879.      inline functions, because it is called after RTL for the function
  880.      has been copied.  The pseudo-reg in embedded_pic_fnaddr_rtx however
  881.      does not get copied, and ends up not matching the rest of the RTL.
  882.      This solution works, but means that we get unnecessary code to
  883.      initialize this value everytime a function is inlined into another
  884.      function.  */
  885.       start_sequence ();
  886.       emit_insn (gen_get_fnaddr (embedded_pic_fnaddr_rtx,
  887.                  XEXP (DECL_RTL (current_function_decl), 0)));
  888.       seq = gen_sequence ();
  889.       end_sequence ();
  890.       push_topmost_sequence ();
  891.       emit_insn_after (seq, get_insns ());
  892.       pop_topmost_sequence ();
  893.     }
  894.  
  895.   return gen_rtx (CONST, Pmode,
  896.           gen_rtx (MINUS, Pmode, x,
  897.                XEXP (DECL_RTL (current_function_decl), 0)));
  898. }
  899.  
  900. /* Return the appropriate instructions to move one operand to another.  */
  901.  
  902. char *
  903. mips_move_1word (operands, insn, unsignedp)
  904.      rtx operands[];
  905.      rtx insn;
  906.      int unsignedp;
  907. {
  908.   char *ret = 0;
  909.   rtx op0 = operands[0];
  910.   rtx op1 = operands[1];
  911.   enum rtx_code code0 = GET_CODE (op0);
  912.   enum rtx_code code1 = GET_CODE (op1);
  913.   enum machine_mode mode = GET_MODE (op0);
  914.   int subreg_word0 = 0;
  915.   int subreg_word1 = 0;
  916.   enum delay_type delay = DELAY_NONE;
  917.  
  918.   while (code0 == SUBREG)
  919.     {
  920.       subreg_word0 += SUBREG_WORD (op0);
  921.       op0 = SUBREG_REG (op0);
  922.       code0 = GET_CODE (op0);
  923.     }
  924.  
  925.   while (code1 == SUBREG)
  926.     {
  927.       subreg_word1 += SUBREG_WORD (op1);
  928.       op1 = SUBREG_REG (op1);
  929.       code1 = GET_CODE (op1);
  930.     }
  931.  
  932.   if (code0 == REG)
  933.     {
  934.       int regno0 = REGNO (op0) + subreg_word0;
  935.  
  936.       if (code1 == REG)
  937.     {
  938.       int regno1 = REGNO (op1) + subreg_word1;
  939.  
  940.       /* Just in case, don't do anything for assigning a register
  941.          to itself, unless we are filling a delay slot.  */
  942.       if (regno0 == regno1 && set_nomacro == 0)
  943.         ret = "";
  944.  
  945.       else if (GP_REG_P (regno0))
  946.         {
  947.           if (GP_REG_P (regno1))
  948.         ret = "move\t%0,%1";
  949.  
  950.           else if (MD_REG_P (regno1))
  951.         {
  952.           delay = DELAY_HILO;
  953.           if (regno1 != HILO_REGNUM)
  954.             ret = "mf%1\t%0";
  955.           else
  956.             ret = "mflo\t%0";
  957.         }
  958.  
  959.           else
  960.         {
  961.           delay = DELAY_LOAD;
  962.           if (FP_REG_P (regno1))
  963.             ret = "mfc1\t%0,%1";
  964.  
  965.           else if (regno1 == FPSW_REGNUM)
  966.             ret = "cfc1\t%0,$31";
  967.         }
  968.         }
  969.  
  970.       else if (FP_REG_P (regno0))
  971.         {
  972.           if (GP_REG_P (regno1))
  973.         {
  974.           delay = DELAY_LOAD;
  975.           ret = "mtc1\t%1,%0";
  976.         }
  977.  
  978.           if (FP_REG_P (regno1))
  979.         ret = "mov.s\t%0,%1";
  980.         }
  981.  
  982.       else if (MD_REG_P (regno0))
  983.         {
  984.           if (GP_REG_P (regno1))
  985.         {
  986.           delay = DELAY_HILO;
  987.           if (regno0 != HILO_REGNUM)
  988.             ret = "mt%0\t%1";
  989.         }
  990.         }
  991.  
  992.       else if (regno0 == FPSW_REGNUM)
  993.         {
  994.           if (GP_REG_P (regno1))
  995.         {
  996.           delay = DELAY_LOAD;
  997.           ret = "ctc1\t%0,$31";
  998.         }
  999.         }
  1000.     }
  1001.  
  1002.       else if (code1 == MEM)
  1003.     {
  1004.       delay = DELAY_LOAD;
  1005.  
  1006.       if (TARGET_STATS)
  1007.         mips_count_memory_refs (op1, 1);
  1008.  
  1009.       if (GP_REG_P (regno0))
  1010.         {
  1011.           /* For loads, use the mode of the memory item, instead of the
  1012.          target, so zero/sign extend can use this code as well.  */
  1013.           switch (GET_MODE (op1))
  1014.         {
  1015.         default:
  1016.           break;
  1017.         case SFmode:
  1018.           ret = "lw\t%0,%1";
  1019.           break;
  1020.         case SImode:
  1021.           ret = ((unsignedp && TARGET_64BIT)
  1022.              ? "lwu\t%0,%1"
  1023.              : "lw\t%0,%1");
  1024.           break;
  1025.         case HImode:
  1026.           ret = (unsignedp) ? "lhu\t%0,%1" : "lh\t%0,%1";
  1027.           break;
  1028.         case QImode:
  1029.           ret = (unsignedp) ? "lbu\t%0,%1" : "lb\t%0,%1";
  1030.           break;
  1031.         }
  1032.         }
  1033.  
  1034.       else if (FP_REG_P (regno0) && (mode == SImode || mode == SFmode))
  1035.         ret = "l.s\t%0,%1";
  1036.  
  1037.       if (ret != (char *)0 && MEM_VOLATILE_P (op1))
  1038.         {
  1039.           int i = strlen (ret);
  1040.           if (i > sizeof (volatile_buffer) - sizeof ("%{%}"))
  1041.         abort ();
  1042.  
  1043.           sprintf (volatile_buffer, "%%{%s%%}", ret);
  1044.           ret = volatile_buffer;
  1045.         }
  1046.     }
  1047.  
  1048.       else if (code1 == CONST_INT
  1049.            || (code1 == CONST_DOUBLE
  1050.            && GET_MODE (op1) == VOIDmode))
  1051.     {
  1052.       if (code1 == CONST_DOUBLE)
  1053.         {
  1054.           /* This can happen when storing constants into long long
  1055.                  bitfields.  Just store the least significant word of
  1056.                  the value.  */
  1057.           operands[1] = op1 = GEN_INT (CONST_DOUBLE_LOW (op1));
  1058.         }
  1059.  
  1060.       if (INTVAL (op1) == 0)
  1061.         {
  1062.           if (GP_REG_P (regno0))
  1063.         ret = "move\t%0,%z1";
  1064.  
  1065.           else if (FP_REG_P (regno0))
  1066.         {
  1067.           delay = DELAY_LOAD;
  1068.           ret = "mtc1\t%z1,%0";
  1069.         }
  1070.  
  1071.           else if (MD_REG_P (regno0))
  1072.         {
  1073.           delay = DELAY_HILO;
  1074.           ret = "mt%0\t%.";
  1075.         }
  1076.         }
  1077.  
  1078.       else if (GP_REG_P (regno0))
  1079.         ret = (INTVAL (op1) < 0) ? "li\t%0,%1\t\t\t# %X1" : "li\t%0,%X1\t\t# %1";
  1080.     }
  1081.  
  1082.       else if (code1 == CONST_DOUBLE && mode == SFmode)
  1083.     {
  1084.       if (op1 == CONST0_RTX (SFmode))
  1085.         {
  1086.           if (GP_REG_P (regno0))
  1087.         ret = "move\t%0,%.";
  1088.  
  1089.           else if (FP_REG_P (regno0))
  1090.         {
  1091.           delay = DELAY_LOAD;
  1092.           ret = "mtc1\t%.,%0";
  1093.         }
  1094.         }
  1095.  
  1096.       else
  1097.         {
  1098.           delay = DELAY_LOAD;
  1099.           ret = "li.s\t%0,%1";
  1100.         }
  1101.     }
  1102.  
  1103.       else if (code1 == LABEL_REF)
  1104.     {
  1105.       if (TARGET_STATS)
  1106.         mips_count_memory_refs (op1, 1);
  1107.  
  1108.       ret = "la\t%0,%a1";
  1109.     }
  1110.  
  1111.       else if (code1 == SYMBOL_REF || code1 == CONST)
  1112.     {
  1113.       if (HALF_PIC_P () && CONSTANT_P (op1) && HALF_PIC_ADDRESS_P (op1))
  1114.         {
  1115.           rtx offset = const0_rtx;
  1116.  
  1117.           if (GET_CODE (op1) == CONST)
  1118.         op1 = eliminate_constant_term (XEXP (op1, 0), &offset);
  1119.  
  1120.           if (GET_CODE (op1) == SYMBOL_REF)
  1121.         {
  1122.           operands[2] = HALF_PIC_PTR (op1);
  1123.  
  1124.           if (TARGET_STATS)
  1125.             mips_count_memory_refs (operands[2], 1);
  1126.  
  1127.           if (INTVAL (offset) == 0)
  1128.             {
  1129.               delay = DELAY_LOAD;
  1130.               ret = (unsignedp && TARGET_64BIT
  1131.                  ? "lwu\t%0,%2"
  1132.                  : "lw\t%0,%2");
  1133.             }
  1134.           else
  1135.             {
  1136.               dslots_load_total++;
  1137.               operands[3] = offset;
  1138.               if (unsignedp && TARGET_64BIT)
  1139.             ret = (SMALL_INT (offset))
  1140.                   ? "lwu\t%0,%2%#\n\tadd\t%0,%0,%3"
  1141.                   : "lwu\t%0,%2%#\n\t%[li\t%@,%3\n\tadd\t%0,%0,%@%]";
  1142.               else
  1143.             ret = (SMALL_INT (offset))
  1144.                   ? "lw\t%0,%2%#\n\tadd\t%0,%0,%3"
  1145.                   : "lw\t%0,%2%#\n\t%[li\t%@,%3\n\tadd\t%0,%0,%@%]";
  1146.             }
  1147.         }
  1148.         }
  1149.       else
  1150.         {
  1151.           if (TARGET_STATS)
  1152.         mips_count_memory_refs (op1, 1);
  1153.  
  1154.           ret = "la\t%0,%a1";
  1155.         }
  1156.     }
  1157.  
  1158.       else if (code1 == PLUS)
  1159.     {
  1160.       rtx add_op0 = XEXP (op1, 0);
  1161.       rtx add_op1 = XEXP (op1, 1);
  1162.  
  1163.       if (GET_CODE (XEXP (op1, 1)) == REG && GET_CODE (XEXP (op1, 0)) == CONST_INT)
  1164.         {
  1165.           add_op0 = XEXP (op1, 1);        /* reverse operands */
  1166.           add_op1 = XEXP (op1, 0);
  1167.         }
  1168.  
  1169.       operands[2] = add_op0;
  1170.       operands[3] = add_op1;
  1171.       ret = "add%:\t%0,%2,%3";
  1172.     }
  1173.     }
  1174.  
  1175.   else if (code0 == MEM)
  1176.     {
  1177.       if (TARGET_STATS)
  1178.     mips_count_memory_refs (op0, 1);
  1179.  
  1180.       if (code1 == REG)
  1181.     {
  1182.       int regno1 = REGNO (op1) + subreg_word1;
  1183.  
  1184.       if (GP_REG_P (regno1))
  1185.         {
  1186.           switch (mode)
  1187.         {
  1188.         default: break;
  1189.         case SFmode: ret = "sw\t%1,%0"; break;
  1190.         case SImode: ret = "sw\t%1,%0"; break;
  1191.         case HImode: ret = "sh\t%1,%0"; break;
  1192.         case QImode: ret = "sb\t%1,%0"; break;
  1193.         }
  1194.         }
  1195.  
  1196.       else if (FP_REG_P (regno1) && (mode == SImode || mode == SFmode))
  1197.         ret = "s.s\t%1,%0";
  1198.     }
  1199.  
  1200.       else if (code1 == CONST_INT && INTVAL (op1) == 0)
  1201.     {
  1202.       switch (mode)
  1203.         {
  1204.         default: break;
  1205.         case SFmode: ret = "sw\t%z1,%0"; break;
  1206.         case SImode: ret = "sw\t%z1,%0"; break;
  1207.         case HImode: ret = "sh\t%z1,%0"; break;
  1208.         case QImode: ret = "sb\t%z1,%0"; break;
  1209.         }
  1210.     }
  1211.  
  1212.       else if (code1 == CONST_DOUBLE && op1 == CONST0_RTX (mode))
  1213.     {
  1214.       switch (mode)
  1215.         {
  1216.         default: break;
  1217.         case SFmode: ret = "sw\t%.,%0"; break;
  1218.         case SImode: ret = "sw\t%.,%0"; break;
  1219.         case HImode: ret = "sh\t%.,%0"; break;
  1220.         case QImode: ret = "sb\t%.,%0"; break;
  1221.         }
  1222.     }
  1223.  
  1224.       if (ret != (char *)0 && MEM_VOLATILE_P (op0))
  1225.     {
  1226.       int i = strlen (ret);
  1227.       if (i > sizeof (volatile_buffer) - sizeof ("%{%}"))
  1228.         abort ();
  1229.       
  1230.       sprintf (volatile_buffer, "%%{%s%%}", ret);
  1231.       ret = volatile_buffer;
  1232.     }
  1233.     }
  1234.  
  1235.   if (ret == (char *)0)
  1236.     {
  1237.       abort_with_insn (insn, "Bad move");
  1238.       return 0;
  1239.     }
  1240.  
  1241.   if (delay != DELAY_NONE)
  1242.     return mips_fill_delay_slot (ret, delay, operands, insn);
  1243.  
  1244.   return ret;
  1245. }
  1246.  
  1247.  
  1248. /* Return the appropriate instructions to move 2 words */
  1249.  
  1250. char *
  1251. mips_move_2words (operands, insn)
  1252.      rtx operands[];
  1253.      rtx insn;
  1254. {
  1255.   char *ret = 0;
  1256.   rtx op0 = operands[0];
  1257.   rtx op1 = operands[1];
  1258.   enum rtx_code code0 = GET_CODE (operands[0]);
  1259.   enum rtx_code code1 = GET_CODE (operands[1]);
  1260.   int subreg_word0 = 0;
  1261.   int subreg_word1 = 0;
  1262.   enum delay_type delay = DELAY_NONE;
  1263.  
  1264.   while (code0 == SUBREG)
  1265.     {
  1266.       subreg_word0 += SUBREG_WORD (op0);
  1267.       op0 = SUBREG_REG (op0);
  1268.       code0 = GET_CODE (op0);
  1269.     }
  1270.  
  1271.   while (code1 == SUBREG)
  1272.     {
  1273.       subreg_word1 += SUBREG_WORD (op1);
  1274.       op1 = SUBREG_REG (op1);
  1275.       code1 = GET_CODE (op1);
  1276.     }
  1277.       
  1278.   if (code0 == REG)
  1279.     {
  1280.       int regno0 = REGNO (op0) + subreg_word0;
  1281.  
  1282.       if (code1 == REG)
  1283.     {
  1284.       int regno1 = REGNO (op1) + subreg_word1;
  1285.  
  1286.       /* Just in case, don't do anything for assigning a register
  1287.          to itself, unless we are filling a delay slot.  */
  1288.       if (regno0 == regno1 && set_nomacro == 0)
  1289.         ret = "";
  1290.  
  1291.       else if (FP_REG_P (regno0))
  1292.         {
  1293.           if (FP_REG_P (regno1))
  1294.         ret = "mov.d\t%0,%1";
  1295.  
  1296.           else
  1297.         {
  1298.           delay = DELAY_LOAD;
  1299.           if (TARGET_FLOAT64)
  1300.             {
  1301.               if (!TARGET_64BIT)
  1302.             abort_with_insn (insn, "Bad move");
  1303. #ifdef TARGET_FP_CALL_32
  1304.               if (FP_CALL_GP_REG_P (regno1))
  1305.             ret = "dsll\t%1,32\n\tor\t%1,%D1\n\tdmtc1\t%1,%0";
  1306.               else
  1307. #endif
  1308.             ret = "dmtc1\t%1,%0";
  1309.             }
  1310.           else
  1311.             ret = "mtc1\t%L1,%0\n\tmtc1\t%M1,%D0";
  1312.         }
  1313.         }
  1314.  
  1315.       else if (FP_REG_P (regno1))
  1316.         {
  1317.           delay = DELAY_LOAD;
  1318.           if (TARGET_FLOAT64)
  1319.         {
  1320.           if (!TARGET_64BIT)
  1321.             abort_with_insn (insn, "Bad move");
  1322. #ifdef TARGET_FP_CALL_32
  1323.           if (FP_CALL_GP_REG_P (regno0))
  1324.             ret = "dmfc1\t%0,%1\n\tmfc1\t%D0,%1\n\tdsrl\t%0,32";
  1325.           else
  1326. #endif
  1327.             ret = "dmfc1\t%0,%1";
  1328.         }
  1329.           else
  1330.         ret = "mfc1\t%L0,%1\n\tmfc1\t%M0,%D1";
  1331.         }
  1332.  
  1333.       else if (MD_REG_P (regno0) && GP_REG_P (regno1))
  1334.         {
  1335.           delay = DELAY_HILO;
  1336.           if (TARGET_64BIT)
  1337.         {
  1338.           if (regno0 != HILO_REGNUM)
  1339.             ret = "mt%0\t%1";
  1340.           else if (regno1 == 0)
  1341.             ret = "mtlo\t%.\n\tmthi\t%.";
  1342.         }
  1343.           else
  1344.         ret = "mthi\t%M1\n\tmtlo\t%L1";
  1345.         }
  1346.  
  1347.       else if (GP_REG_P (regno0) && MD_REG_P (regno1))
  1348.         {
  1349.           delay = DELAY_HILO;
  1350.           if (TARGET_64BIT)
  1351.         {
  1352.           if (regno1 != HILO_REGNUM)
  1353.             ret = "mf%1\t%0";
  1354.         }
  1355.           else
  1356.         ret = "mfhi\t%M0\n\tmflo\t%L0";
  1357.         }
  1358.  
  1359.       else if (TARGET_64BIT)
  1360.         ret = "move\t%0,%1";
  1361.  
  1362.       else if (regno0 != (regno1+1))
  1363.         ret = "move\t%0,%1\n\tmove\t%D0,%D1";
  1364.  
  1365.       else
  1366.         ret = "move\t%D0,%D1\n\tmove\t%0,%1";
  1367.     }
  1368.  
  1369.       else if (code1 == CONST_DOUBLE)
  1370.     {
  1371.       /* Move zero from $0 unless !TARGET_64BIT and recipient
  1372.          is 64-bit fp reg, in which case generate a constant.  */
  1373.       if (op1 != CONST0_RTX (GET_MODE (op1))
  1374.           || (TARGET_FLOAT64 && !TARGET_64BIT && FP_REG_P (regno0)))
  1375.         {
  1376.           if (GET_MODE (op1) == DFmode)
  1377.         {
  1378.           delay = DELAY_LOAD;
  1379. #ifdef TARGET_FP_CALL_32
  1380.           if (FP_CALL_GP_REG_P (regno0))
  1381.             {
  1382.               if (TARGET_FLOAT64 && !TARGET_64BIT)
  1383.             {
  1384.               split_double (op1, operands + 2, operands + 3);
  1385.               ret = "li\t%0,%2\n\tli\t%D0,%3";
  1386.             }
  1387.               else
  1388.             ret = "li.d\t%0,%1\n\tdsll\t%D0,%0,32\n\tdsrl\t%D0,32\n\tdsrl\t%0,32";
  1389.             }
  1390.           else
  1391. #endif
  1392.             ret = "li.d\t%0,%1";
  1393.         }
  1394.  
  1395.           else if (TARGET_64BIT)
  1396.         ret = "dli\t%0,%1";
  1397.  
  1398.           else
  1399.         {
  1400.           split_double (op1, operands + 2, operands + 3);
  1401.           ret = "li\t%0,%2\n\tli\t%D0,%3";
  1402.         }
  1403.         }
  1404.  
  1405.       else
  1406.         {
  1407.           if (GP_REG_P (regno0))
  1408.         ret = (TARGET_64BIT
  1409. #ifdef TARGET_FP_CALL_32
  1410.                && ! FP_CALL_GP_REG_P (regno0)
  1411. #endif
  1412.                )
  1413.           ? "move\t%0,%."
  1414.             : "move\t%0,%.\n\tmove\t%D0,%.";
  1415.  
  1416.           else if (FP_REG_P (regno0))
  1417.         {
  1418.           delay = DELAY_LOAD;
  1419.           ret = (TARGET_64BIT)
  1420.                 ? "dmtc1\t%.,%0"
  1421.                 : "mtc1\t%.,%0\n\tmtc1\t%.,%D0";
  1422.         }
  1423.         }
  1424.     }
  1425.  
  1426.       else if (code1 == CONST_INT && INTVAL (op1) == 0)
  1427.     {
  1428.       if (GP_REG_P (regno0))
  1429.         ret = (TARGET_64BIT)
  1430.                             ? "move\t%0,%."
  1431.                 : "move\t%0,%.\n\tmove\t%D0,%.";
  1432.       
  1433.       else if (FP_REG_P (regno0))
  1434.         {
  1435.           delay = DELAY_LOAD;
  1436.           ret = (TARGET_64BIT)
  1437.                 ? "dmtc1\t%.,%0"
  1438.                 : (TARGET_FLOAT64
  1439.                    ? "li.d\t%0,%1"
  1440.                    : "mtc1\t%.,%0\n\tmtc1\t%.,%D0");
  1441.         }
  1442.       else if (MD_REG_P (regno0))
  1443.         {
  1444.           delay = DELAY_HILO;
  1445.           if (regno0 != HILO_REGNUM)
  1446.         ret = "mt%0\t%.\n";
  1447.           else
  1448.         ret = "mtlo\t%.\n\tmthi\t%.";
  1449.         }
  1450.     }
  1451.     
  1452.       else if (code1 == CONST_INT && GET_MODE (op0) == DImode && GP_REG_P (regno0))
  1453.     {
  1454.       if (TARGET_64BIT)
  1455.         {
  1456.           if (HOST_BITS_PER_WIDE_INT < 64)
  1457.         /* We can't use 'X' for negative numbers, because then we won't
  1458.            get the right value for the upper 32 bits.  */
  1459.         ret = ((INTVAL (op1) < 0) ? "dli\t%0,%1\t\t\t# %X1"
  1460.                : "dli\t%0,%X1\t\t# %1");
  1461.           else
  1462.         /* We must use 'X', because otherwise LONG_MIN will print as
  1463.            a number that the assembler won't accept.  */
  1464.         ret = "dli\t%0,%X1\t\t# %1";
  1465.         }
  1466.       else
  1467.         {
  1468.           operands[2] = GEN_INT (INTVAL (operands[1]) >= 0 ? 0 : -1);
  1469.           ret = "li\t%M0,%2\n\tli\t%L0,%1";
  1470.         }
  1471.     }
  1472.  
  1473.       else if (code1 == MEM)
  1474.     {
  1475.       delay = DELAY_LOAD;
  1476.  
  1477.       if (TARGET_STATS)
  1478.         mips_count_memory_refs (op1, 2);
  1479.  
  1480.       if (FP_REG_P (regno0))
  1481.         ret = "l.d\t%0,%1";
  1482.  
  1483.       else if (TARGET_64BIT)
  1484.         {
  1485. #ifdef TARGET_FP_CALL_32
  1486.           if (FP_CALL_GP_REG_P (regno0))
  1487.         {
  1488.                   if (offsettable_address_p (FALSE, SImode, op1))
  1489.                     ret = "lwu\t%0,%1\n\tlwu\t%D0,4+%1";
  1490.                   else
  1491.                     ret = "ld\t%0,%1\n\tdsll\t%D0,%0,32\n\tdsrl\t%D0,32\n\tdsrl\t%0,32";
  1492.         }
  1493.           else
  1494. #endif
  1495.         ret = "ld\t%0,%1";
  1496.         }
  1497.  
  1498.       else if (offsettable_address_p (1, DFmode, XEXP (op1, 0)))
  1499.         {
  1500.           operands[2] = adj_offsettable_operand (op1, 4);
  1501.           if (reg_mentioned_p (op0, op1))
  1502.         ret = "lw\t%D0,%2\n\tlw\t%0,%1";
  1503.           else
  1504.         ret = "lw\t%0,%1\n\tlw\t%D0,%2";
  1505.         }
  1506.  
  1507.       if (ret != (char *)0 && MEM_VOLATILE_P (op1))
  1508.         {
  1509.           int i = strlen (ret);
  1510.           if (i > sizeof (volatile_buffer) - sizeof ("%{%}"))
  1511.         abort ();
  1512.  
  1513.           sprintf (volatile_buffer, "%%{%s%%}", ret);
  1514.           ret = volatile_buffer;
  1515.         }
  1516.     }
  1517.  
  1518.       else if (code1 == LABEL_REF
  1519.            || code1 == SYMBOL_REF
  1520.            || code1 == CONST)
  1521.     {
  1522.       if (TARGET_STATS)
  1523.         mips_count_memory_refs (op1, 2);
  1524.  
  1525.       ret = "dla\t%0,%a1";
  1526.     }
  1527.     }
  1528.  
  1529.   else if (code0 == MEM)
  1530.     {
  1531.       if (code1 == REG)
  1532.     {
  1533.       int regno1 = REGNO (op1) + subreg_word1;
  1534.  
  1535.       if (FP_REG_P (regno1))
  1536.         ret = "s.d\t%1,%0";
  1537.  
  1538.       else if (TARGET_64BIT)
  1539.         {
  1540. #ifdef TARGET_FP_CALL_32
  1541.           if (FP_CALL_GP_REG_P (regno1))
  1542.         ret = "dsll\t%1,32\n\tor\t%1,%D1\n\tsd\t%1,%0";
  1543.           else
  1544. #endif
  1545.         ret = "sd\t%1,%0";
  1546.         }
  1547.  
  1548.       else if (offsettable_address_p (1, DFmode, XEXP (op0, 0)))
  1549.         {
  1550.           operands[2] = adj_offsettable_operand (op0, 4);
  1551.           ret = "sw\t%1,%0\n\tsw\t%D1,%2";
  1552.         }
  1553.     }
  1554.  
  1555.       else if (((code1 == CONST_INT && INTVAL (op1) == 0)
  1556.         || (code1 == CONST_DOUBLE
  1557.             && op1 == CONST0_RTX (GET_MODE (op1))))
  1558.            && (TARGET_64BIT
  1559.            || offsettable_address_p (1, DFmode, XEXP (op0, 0))))
  1560.     {
  1561.       if (TARGET_64BIT)
  1562.         ret = "sd\t%.,%0";
  1563.       else
  1564.         {
  1565.           operands[2] = adj_offsettable_operand (op0, 4);
  1566.           ret = "sw\t%.,%0\n\tsw\t%.,%2";
  1567.         }
  1568.     }
  1569.  
  1570.       if (TARGET_STATS)
  1571.     mips_count_memory_refs (op0, 2);
  1572.  
  1573.       if (ret != (char *)0 && MEM_VOLATILE_P (op0))
  1574.     {
  1575.       int i = strlen (ret);
  1576.       if (i > sizeof (volatile_buffer) - sizeof ("%{%}"))
  1577.         abort ();
  1578.       
  1579.       sprintf (volatile_buffer, "%%{%s%%}", ret);
  1580.       ret = volatile_buffer;
  1581.     }
  1582.     }
  1583.  
  1584.   if (ret == (char *)0)
  1585.     {
  1586.       abort_with_insn (insn, "Bad move");
  1587.       return 0;
  1588.     }
  1589.  
  1590.   if (delay != DELAY_NONE)
  1591.     return mips_fill_delay_slot (ret, delay, operands, insn);
  1592.  
  1593.   return ret;
  1594. }
  1595.  
  1596.  
  1597. /* Provide the costs of an addressing mode that contains ADDR.
  1598.    If ADDR is not a valid address, its cost is irrelevant.  */
  1599.  
  1600. int
  1601. mips_address_cost (addr)
  1602.      rtx addr;
  1603. {
  1604.   switch (GET_CODE (addr))
  1605.     {
  1606.     default:
  1607.       break;
  1608.  
  1609.     case LO_SUM:
  1610.     case HIGH:
  1611.       return 1;
  1612.  
  1613.     case LABEL_REF:
  1614.       return 2;
  1615.  
  1616.     case CONST:
  1617.       {
  1618.     rtx offset = const0_rtx;
  1619.     addr = eliminate_constant_term (XEXP (addr, 0), &offset);
  1620.     if (GET_CODE (addr) == LABEL_REF)
  1621.       return 2;
  1622.  
  1623.     if (GET_CODE (addr) != SYMBOL_REF)
  1624.       return 4;
  1625.  
  1626.     if (! SMALL_INT (offset))
  1627.       return 2;
  1628.       }
  1629.       /* fall through */
  1630.  
  1631.     case SYMBOL_REF:
  1632.       return SYMBOL_REF_FLAG (addr) ? 1 : 2;
  1633.  
  1634.     case PLUS:
  1635.       {
  1636.     register rtx plus0 = XEXP (addr, 0);
  1637.     register rtx plus1 = XEXP (addr, 1);
  1638.  
  1639.     if (GET_CODE (plus0) != REG && GET_CODE (plus1) == REG)
  1640.       {
  1641.         plus0 = XEXP (addr, 1);
  1642.         plus1 = XEXP (addr, 0);
  1643.       }
  1644.  
  1645.     if (GET_CODE (plus0) != REG)
  1646.       break;
  1647.  
  1648.     switch (GET_CODE (plus1))
  1649.       {
  1650.       default:
  1651.         break;
  1652.  
  1653.       case CONST_INT:
  1654.         return (SMALL_INT (plus1) ? 1 : 2);
  1655.  
  1656.       case CONST:
  1657.       case SYMBOL_REF:
  1658.       case LABEL_REF:
  1659.       case HIGH:
  1660.       case LO_SUM:
  1661.         return mips_address_cost (plus1) + 1;
  1662.       }
  1663.       }
  1664.     }
  1665.  
  1666.   return 4;
  1667. }
  1668.  
  1669. /* Return true if X is an address which needs a temporary register when 
  1670.    reloaded while generating PIC code.  */
  1671.  
  1672. int
  1673. pic_address_needs_scratch (x)
  1674.      rtx x;
  1675. {
  1676.   /* An address which is a symbolic plus a non SMALL_INT needs a temp reg.  */
  1677.   if (GET_CODE (x) == CONST && GET_CODE (XEXP (x, 0)) == PLUS
  1678.       && GET_CODE (XEXP (XEXP (x, 0), 0)) == SYMBOL_REF
  1679.       && GET_CODE (XEXP (XEXP (x, 0), 1)) == CONST_INT
  1680.       && ! SMALL_INT (XEXP (XEXP (x, 0), 1)))
  1681.     return 1;
  1682.  
  1683.   return 0;
  1684. }
  1685.  
  1686. /* Make normal rtx_code into something we can index from an array */
  1687.  
  1688. static enum internal_test
  1689. map_test_to_internal_test (test_code)
  1690.      enum rtx_code test_code;
  1691. {
  1692.   enum internal_test test = ITEST_MAX;
  1693.  
  1694.   switch (test_code)
  1695.     {
  1696.     default:            break;
  1697.     case EQ:  test = ITEST_EQ;  break;
  1698.     case NE:  test = ITEST_NE;  break;
  1699.     case GT:  test = ITEST_GT;  break;
  1700.     case GE:  test = ITEST_GE;  break;
  1701.     case LT:  test = ITEST_LT;  break;
  1702.     case LE:  test = ITEST_LE;  break;
  1703.     case GTU: test = ITEST_GTU; break;
  1704.     case GEU: test = ITEST_GEU; break;
  1705.     case LTU: test = ITEST_LTU; break;
  1706.     case LEU: test = ITEST_LEU; break;
  1707.     }
  1708.  
  1709.   return test;
  1710. }
  1711.  
  1712.  
  1713. /* Generate the code to compare two integer values.  The return value is:
  1714.    (reg:SI xx)        The pseudo register the comparison is in
  1715.    (rtx)0               No register, generate a simple branch.
  1716.  
  1717.    ??? This is called with result nonzero by the Scond patterns in
  1718.    mips.md.  These patterns are called with a target in the mode of
  1719.    the Scond instruction pattern.  Since this must be a constant, we
  1720.    must use SImode.  This means that if RESULT is non-zero, it will
  1721.    always be an SImode register, even if TARGET_64BIT is true.  We
  1722.    cope with this by calling convert_move rather than emit_move_insn.
  1723.    This will sometimes lead to an unnecessary extension of the result;
  1724.    for example:
  1725.  
  1726.    long long
  1727.    foo (long long i)
  1728.    {
  1729.      return i < 5;
  1730.    }
  1731.  
  1732.    */
  1733.  
  1734. rtx
  1735. gen_int_relational (test_code, result, cmp0, cmp1, p_invert)
  1736.      enum rtx_code test_code;    /* relational test (EQ, etc) */
  1737.      rtx result;        /* result to store comp. or 0 if branch */
  1738.      rtx cmp0;            /* first operand to compare */
  1739.      rtx cmp1;            /* second operand to compare */
  1740.      int *p_invert;        /* NULL or ptr to hold whether branch needs */
  1741.                 /* to reverse its test */
  1742. {
  1743.   struct cmp_info {
  1744.     enum rtx_code test_code;    /* code to use in instruction (LT vs. LTU) */
  1745.     int const_low;        /* low bound of constant we can accept */
  1746.     int const_high;        /* high bound of constant we can accept */
  1747.     int const_add;        /* constant to add (convert LE -> LT) */
  1748.     int reverse_regs;        /* reverse registers in test */
  1749.     int invert_const;        /* != 0 if invert value if cmp1 is constant */
  1750.     int invert_reg;        /* != 0 if invert value if cmp1 is register */
  1751.     int unsignedp;        /* != 0 for unsigned comparisons.  */
  1752.   };
  1753.  
  1754.   static struct cmp_info info[ (int)ITEST_MAX ] = {
  1755.  
  1756.     { XOR,     0,  65535,  0,     0,  0,     0, 0 },    /* EQ  */
  1757.     { XOR,     0,  65535,  0,     0,  1,     1, 0 },    /* NE  */
  1758.     { LT,   -32769,  32766,  1,     1,  1,     0, 0 },    /* GT  */
  1759.     { LT,   -32768,  32767,  0,     0,  1,     1, 0 },    /* GE  */
  1760.     { LT,   -32768,  32767,  0,     0,  0,     0, 0 },    /* LT  */
  1761.     { LT,   -32769,  32766,  1,     1,  0,     1, 0 },    /* LE  */
  1762.     { LTU,  -32769,  32766,  1,     1,  1,     0, 1 },    /* GTU */
  1763.     { LTU,  -32768,  32767,  0,     0,  1,     1, 1 },    /* GEU */
  1764.     { LTU,  -32768,  32767,  0,     0,  0,     0, 1 },    /* LTU */
  1765.     { LTU,  -32769,  32766,  1,     1,  0,     1, 1 },    /* LEU */
  1766.   };
  1767.  
  1768.   enum internal_test test;
  1769.   enum machine_mode mode;
  1770.   struct cmp_info *p_info;
  1771.   int branch_p;
  1772.   int eqne_p;
  1773.   int invert;
  1774.   rtx reg;
  1775.   rtx reg2;
  1776.  
  1777.   test = map_test_to_internal_test (test_code);
  1778.   if (test == ITEST_MAX)
  1779.     abort ();
  1780.  
  1781.   p_info = &info[ (int)test ];
  1782.   eqne_p = (p_info->test_code == XOR);
  1783.  
  1784.   mode = GET_MODE (cmp0);
  1785.   if (mode == VOIDmode)
  1786.     mode = GET_MODE (cmp1);
  1787.  
  1788.   /* Eliminate simple branches */
  1789.   branch_p = (result == (rtx)0);
  1790.   if (branch_p)
  1791.     {
  1792.       if (GET_CODE (cmp0) == REG || GET_CODE (cmp0) == SUBREG)
  1793.     {
  1794.       /* Comparisons against zero are simple branches */
  1795.       if (GET_CODE (cmp1) == CONST_INT && INTVAL (cmp1) == 0)
  1796.         return (rtx)0;
  1797.  
  1798.       /* Test for beq/bne.  */
  1799.       if (eqne_p)
  1800.         return (rtx)0;
  1801.     }
  1802.  
  1803.       /* allocate a pseudo to calculate the value in.  */
  1804.       result = gen_reg_rtx (mode);
  1805.     }
  1806.  
  1807.   /* Make sure we can handle any constants given to us.  */
  1808.   if (GET_CODE (cmp0) == CONST_INT)
  1809.     cmp0 = force_reg (mode, cmp0);
  1810.  
  1811.   if (GET_CODE (cmp1) == CONST_INT)
  1812.     {
  1813.       HOST_WIDE_INT value = INTVAL (cmp1);
  1814.       if (value < p_info->const_low
  1815.       || value > p_info->const_high
  1816.       /* ??? Why?  And why wasn't the similar code below modified too?  */
  1817.       || (TARGET_64BIT
  1818.           && HOST_BITS_PER_WIDE_INT < 64
  1819.           && p_info->const_add != 0
  1820.           && ((p_info->unsignedp
  1821.            ? ((unsigned HOST_WIDE_INT) (value + p_info->const_add)
  1822.               > INTVAL (cmp1))
  1823.            : (value + p_info->const_add) > INTVAL (cmp1))
  1824.           != (p_info->const_add > 0))))
  1825.     cmp1 = force_reg (mode, cmp1);
  1826.     }
  1827.  
  1828.   /* See if we need to invert the result.  */
  1829.   invert = (GET_CODE (cmp1) == CONST_INT)
  1830.         ? p_info->invert_const
  1831.         : p_info->invert_reg;
  1832.  
  1833.   if (p_invert != (int *)0)
  1834.     {
  1835.       *p_invert = invert;
  1836.       invert = FALSE;
  1837.     }
  1838.  
  1839.   /* Comparison to constants, may involve adding 1 to change a LT into LE.
  1840.      Comparison between two registers, may involve switching operands.  */
  1841.   if (GET_CODE (cmp1) == CONST_INT)
  1842.     {
  1843.       if (p_info->const_add != 0)
  1844.     {
  1845.       HOST_WIDE_INT new = INTVAL (cmp1) + p_info->const_add;
  1846.       /* If modification of cmp1 caused overflow,
  1847.          we would get the wrong answer if we follow the usual path;
  1848.          thus, x > 0xffffffffu would turn into x > 0u.  */
  1849.       if ((p_info->unsignedp
  1850.            ? (unsigned HOST_WIDE_INT) new > INTVAL (cmp1)
  1851.            : new > INTVAL (cmp1))
  1852.           != (p_info->const_add > 0))
  1853.         {
  1854.           /* This test is always true, but if INVERT is true then
  1855.          the result of the test needs to be inverted so 0 should
  1856.          be returned instead.  */
  1857.           emit_move_insn (result, invert ? const0_rtx : const_true_rtx);
  1858.           return result;
  1859.         }
  1860.       else
  1861.         cmp1 = GEN_INT (new);
  1862.     }
  1863.     }
  1864.   else if (p_info->reverse_regs)
  1865.     {
  1866.       rtx temp = cmp0;
  1867.       cmp0 = cmp1;
  1868.       cmp1 = temp;
  1869.     }
  1870.  
  1871.   if (test == ITEST_NE && GET_CODE (cmp1) == CONST_INT && INTVAL (cmp1) == 0)
  1872.     reg = cmp0;
  1873.   else
  1874.     {
  1875.       reg = (invert || eqne_p) ? gen_reg_rtx (mode) : result;
  1876.       convert_move (reg, gen_rtx (p_info->test_code, mode, cmp0, cmp1), 0);
  1877.     }
  1878.  
  1879.   if (test == ITEST_NE)
  1880.     {
  1881.       convert_move (result, gen_rtx (GTU, mode, reg, const0_rtx), 0);
  1882.       invert = FALSE;
  1883.     }
  1884.  
  1885.   else if (test == ITEST_EQ)
  1886.     {
  1887.       reg2 = (invert) ? gen_reg_rtx (mode) : result;
  1888.       convert_move (reg2, gen_rtx (LTU, mode, reg, const1_rtx), 0);
  1889.       reg = reg2;
  1890.     }
  1891.  
  1892.   if (invert)
  1893.     convert_move (result, gen_rtx (XOR, mode, reg, const1_rtx), 0);
  1894.  
  1895.   return result;
  1896. }
  1897.  
  1898.  
  1899. /* Emit the common code for doing conditional branches.
  1900.    operand[0] is the label to jump to.
  1901.    The comparison operands are saved away by cmp{si,di,sf,df}.  */
  1902.  
  1903. void
  1904. gen_conditional_branch (operands, test_code)
  1905.      rtx operands[];
  1906.      enum rtx_code test_code;
  1907. {
  1908.   static enum machine_mode mode_map[(int)CMP_MAX][(int)ITEST_MAX] = {
  1909.     {                /* CMP_SI */
  1910.       SImode,            /* eq  */
  1911.       SImode,            /* ne  */
  1912.       SImode,            /* gt  */
  1913.       SImode,            /* ge  */
  1914.       SImode,            /* lt  */
  1915.       SImode,            /* le  */
  1916.       SImode,            /* gtu */
  1917.       SImode,            /* geu */
  1918.       SImode,            /* ltu */
  1919.       SImode,            /* leu */
  1920.     },
  1921.     {                /* CMP_DI */
  1922.       DImode,            /* eq  */
  1923.       DImode,            /* ne  */
  1924.       DImode,            /* gt  */
  1925.       DImode,            /* ge  */
  1926.       DImode,            /* lt  */
  1927.       DImode,            /* le  */
  1928.       DImode,            /* gtu */
  1929.       DImode,            /* geu */
  1930.       DImode,            /* ltu */
  1931.       DImode,            /* leu */
  1932.     },
  1933.     {                /* CMP_SF */
  1934.       CC_FPmode,        /* eq  */
  1935.       CC_REV_FPmode,        /* ne  */
  1936.       CC_FPmode,        /* gt  */
  1937.       CC_FPmode,        /* ge  */
  1938.       CC_FPmode,        /* lt  */
  1939.       CC_FPmode,        /* le  */
  1940.       VOIDmode,            /* gtu */
  1941.       VOIDmode,            /* geu */
  1942.       VOIDmode,            /* ltu */
  1943.       VOIDmode,            /* leu */
  1944.     },
  1945.     {                /* CMP_DF */
  1946.       CC_FPmode,        /* eq  */
  1947.       CC_REV_FPmode,        /* ne  */
  1948.       CC_FPmode,        /* gt  */
  1949.       CC_FPmode,        /* ge  */
  1950.       CC_FPmode,        /* lt  */
  1951.       CC_FPmode,        /* le  */
  1952.       VOIDmode,            /* gtu */
  1953.       VOIDmode,            /* geu */
  1954.       VOIDmode,            /* ltu */
  1955.       VOIDmode,            /* leu */
  1956.     },
  1957.   };
  1958.  
  1959.   enum machine_mode mode;
  1960.   enum cmp_type type      = branch_type;
  1961.   rtx cmp0          = branch_cmp[0];
  1962.   rtx cmp1          = branch_cmp[1];
  1963.   rtx label1          = gen_rtx (LABEL_REF, VOIDmode, operands[0]);
  1964.   rtx label2          = pc_rtx;
  1965.   rtx reg          = (rtx)0;
  1966.   int invert          = 0;
  1967.   enum internal_test test = map_test_to_internal_test (test_code);
  1968.  
  1969.   if (test == ITEST_MAX)
  1970.     {
  1971.       mode = word_mode;
  1972.       goto fail;
  1973.     }
  1974.  
  1975.   /* Get the machine mode to use (CCmode, CC_EQmode, CC_FPmode, or CC_REV_FPmode).  */
  1976.   mode = mode_map[(int)type][(int)test];
  1977.   if (mode == VOIDmode)
  1978.     goto fail;
  1979.  
  1980.   switch (type)
  1981.     {
  1982.     default:
  1983.       goto fail;
  1984.  
  1985.     case CMP_SI:
  1986.     case CMP_DI:
  1987.       reg = gen_int_relational (test_code, (rtx)0, cmp0, cmp1, &invert);
  1988.       if (reg != (rtx)0)
  1989.     {
  1990.       cmp0 = reg;
  1991.       cmp1 = const0_rtx;
  1992.       test_code = NE;
  1993.     }
  1994.  
  1995.       /* Make sure not non-zero constant if ==/!= */
  1996.       else if (GET_CODE (cmp1) == CONST_INT && INTVAL (cmp1) != 0)
  1997.     cmp1 = force_reg (mode, cmp1);
  1998.  
  1999.       break;
  2000.  
  2001.     case CMP_DF:
  2002.     case CMP_SF:
  2003.       {
  2004.     rtx reg = gen_rtx (REG, mode, FPSW_REGNUM);
  2005.     emit_insn (gen_rtx (SET, VOIDmode, reg, gen_rtx (test_code, mode, cmp0, cmp1)));
  2006.     cmp0 = reg;
  2007.     cmp1 = const0_rtx;
  2008.     test_code = NE;
  2009.       }
  2010.       break;
  2011.     }
  2012.  
  2013.   /* Generate the jump */
  2014.   if (invert)
  2015.     {
  2016.       label2 = label1;
  2017.       label1 = pc_rtx;
  2018.     }
  2019.  
  2020.   emit_jump_insn (gen_rtx (SET, VOIDmode,
  2021.                pc_rtx,
  2022.                gen_rtx (IF_THEN_ELSE, VOIDmode,
  2023.                     gen_rtx (test_code, mode, cmp0, cmp1),
  2024.                     label1,
  2025.                     label2)));
  2026.  
  2027.   return;
  2028.  
  2029. fail:
  2030.   abort_with_insn (gen_rtx (test_code, mode, cmp0, cmp1), "bad test");
  2031. }
  2032.  
  2033.  
  2034. #if 0
  2035. /* Internal code to generate the load and store of one word/short/byte.
  2036.    The load is emitted directly, and the store insn is returned.  */
  2037.  
  2038. #define UNITS_PER_MIPS_DWORD    8
  2039. #define UNITS_PER_MIPS_WORD    4
  2040. #define UNITS_PER_MIPS_HWORD    2
  2041.  
  2042. static rtx
  2043. block_move_load_store (dest_reg, src_reg, p_bytes, p_offset, align, orig_src)
  2044.      rtx src_reg;        /* register holding source memory address */
  2045.      rtx dest_reg;        /* register holding dest. memory address */
  2046.      int *p_bytes;        /* pointer to # bytes remaining */
  2047.      int *p_offset;        /* pointer to current offset */
  2048.      int align;            /* alignment */
  2049.      rtx orig_src;        /* original source for making a reg note */
  2050. {
  2051.   int bytes;            /* # bytes remaining */
  2052.   int offset;            /* offset to use */
  2053.   int size;            /* size in bytes of load/store */
  2054.   enum machine_mode mode;    /* mode to use for load/store */
  2055.   rtx reg;            /* temporary register */
  2056.   rtx src_addr;            /* source address */
  2057.   rtx dest_addr;        /* destination address */
  2058.   rtx insn;            /* insn of the load */
  2059.   rtx orig_src_addr;        /* original source address */
  2060.   rtx (*load_func)();        /* function to generate load insn */
  2061.   rtx (*store_func)();        /* function to generate destination insn */
  2062.  
  2063.   bytes = *p_bytes;
  2064.   if (bytes <= 0 || align <= 0)
  2065.     abort ();
  2066.  
  2067.   if (bytes >= UNITS_PER_MIPS_DWORD && align >= UNIS_PER_MIPS_DWORD)
  2068.     {
  2069.       mode = DImode;
  2070.       size = UNITS_PER_MIPS_DWORD;
  2071.       load_func = gen_movdi;
  2072.       store_func = gen_movdi;
  2073.     }
  2074.   else if (bytes >= UNITS_PER_MIPS_WORD && align >= UNITS_PER_MIPS_WORD)
  2075.     {
  2076.       mode = SImode;
  2077.       size = UNITS_PER_MIPS_WORD;
  2078.       load_func = gen_movsi;
  2079.       store_func = gen_movsi;
  2080.     }
  2081.  
  2082. #if 0
  2083.   /* Don't generate unaligned moves here, rather defer those to the
  2084.      general movestrsi_internal pattern.
  2085.      If this gets commented back in, then should add the dword equivalent.  */
  2086.   else if (bytes >= UNITS_PER_MIPS_WORD)
  2087.     {
  2088.       mode = SImode;
  2089.       size = UNITS_PER_MIPS_WORD;
  2090.       load_func = gen_movsi_ulw;
  2091.       store_func = gen_movsi_usw;
  2092.     }
  2093. #endif
  2094.  
  2095.   else if (bytes >= UNITS_PER_MIPS_SHORT && align >= UNITS_PER_MIPS_SHORT)
  2096.     {
  2097.       mode = HImode;
  2098.       size = UNITS_PER_MIPS_SHORT;
  2099.       load_func = gen_movhi;
  2100.       store_func = gen_movhi;
  2101.     }
  2102.  
  2103.   else
  2104.     {
  2105.       mode = QImode;
  2106.       size = 1;
  2107.       load_func = gen_movqi;
  2108.       store_func = gen_movqi;
  2109.     }
  2110.  
  2111.   offset = *p_offset;
  2112.   *p_offset = offset + size;
  2113.   *p_bytes = bytes - size;
  2114.  
  2115.   if (offset == 0)
  2116.     {
  2117.       src_addr  = src_reg;
  2118.       dest_addr = dest_reg;
  2119.     }
  2120.   else
  2121.     {
  2122.       src_addr  = gen_rtx (PLUS, Pmode, src_reg,  GEN_INT (offset));
  2123.       dest_addr = gen_rtx (PLUS, Pmode, dest_reg, GEN_INT (offset));
  2124.     }
  2125.  
  2126.   reg = gen_reg_rtx (mode);
  2127.   insn = emit_insn ((*load_func) (reg, gen_rtx (MEM, mode, src_addr)));
  2128.   orig_src_addr = XEXP (orig_src, 0);
  2129.   if (CONSTANT_P (orig_src_addr))
  2130.     REG_NOTES (insn) = gen_rtx (EXPR_LIST, REG_EQUIV,
  2131.                 plus_constant (orig_src_addr, offset),
  2132.                 REG_NOTES (insn));
  2133.  
  2134.   return (*store_func) (gen_rtx (MEM, mode, dest_addr), reg);
  2135. }
  2136. #endif
  2137.  
  2138.  
  2139. /* Write a series of loads/stores to move some bytes.  Generate load/stores as follows:
  2140.  
  2141.    load  1
  2142.    load  2
  2143.    load  3
  2144.    store 1
  2145.    load  4
  2146.    store 2
  2147.    load  5
  2148.    store 3
  2149.    ...
  2150.  
  2151.    This way, no NOP's are needed, except at the end, and only
  2152.    two temp registers are needed.  Two delay slots are used
  2153.    in deference to the R4000.  */
  2154.  
  2155. #if 0
  2156. static void
  2157. block_move_sequence (dest_reg, src_reg, bytes, align, orig_src)
  2158.      rtx dest_reg;        /* register holding destination address */
  2159.      rtx src_reg;        /* register holding source address */
  2160.      int bytes;            /* # bytes to move */
  2161.      int align;            /* max alignment to assume */
  2162.      rtx orig_src;        /* original source for making a reg note */
  2163. {
  2164.   int offset        = 0;
  2165.   rtx prev2_store    = (rtx)0;
  2166.   rtx prev_store    = (rtx)0;
  2167.   rtx cur_store        = (rtx)0;
  2168.  
  2169.   while (bytes > 0)
  2170.     {
  2171.       /* Is there a store to do? */
  2172.       if (prev2_store)
  2173.     emit_insn (prev2_store);
  2174.  
  2175.       prev2_store = prev_store;
  2176.       prev_store = cur_store;
  2177.       cur_store = block_move_load_store (dest_reg, src_reg,
  2178.                      &bytes, &offset,
  2179.                      align, orig_src);
  2180.     }
  2181.  
  2182.   /* Finish up last three stores.  */
  2183.   if (prev2_store)
  2184.     emit_insn (prev2_store);
  2185.  
  2186.   if (prev_store)
  2187.     emit_insn (prev_store);
  2188.  
  2189.   if (cur_store)
  2190.     emit_insn (cur_store);
  2191. }
  2192. #endif
  2193.  
  2194.  
  2195. /* Write a loop to move a constant number of bytes.  Generate load/stores as follows:
  2196.  
  2197.    do {
  2198.      temp1 = src[0];
  2199.      temp2 = src[1];
  2200.      ...
  2201.      temp<last> = src[MAX_MOVE_REGS-1];
  2202.      dest[0] = temp1;
  2203.      dest[1] = temp2;
  2204.      ...
  2205.      dest[MAX_MOVE_REGS-1] = temp<last>;
  2206.      src += MAX_MOVE_REGS;
  2207.      dest += MAX_MOVE_REGS;
  2208.    } while (src != final);
  2209.  
  2210.    This way, no NOP's are needed, and only MAX_MOVE_REGS+3 temp
  2211.    registers are needed.
  2212.  
  2213.    Aligned moves move MAX_MOVE_REGS*4 bytes every (2*MAX_MOVE_REGS)+3
  2214.    cycles, unaligned moves move MAX_MOVE_REGS*4 bytes every
  2215.    (4*MAX_MOVE_REGS)+3 cycles, assuming no cache misses.  */
  2216.  
  2217. #define MAX_MOVE_REGS 4
  2218. #define MAX_MOVE_BYTES (MAX_MOVE_REGS * UNITS_PER_WORD)
  2219.  
  2220. /* ??? Should add code to use DWORD load/stores.  */
  2221.  
  2222. static void
  2223. block_move_loop (dest_reg, src_reg, bytes, align, orig_src)
  2224.      rtx dest_reg;        /* register holding destination address */
  2225.      rtx src_reg;        /* register holding source address */
  2226.      int bytes;            /* # bytes to move */
  2227.      int align;            /* alignment */
  2228.      rtx orig_src;        /* original source for making a reg note */
  2229. {
  2230.   rtx dest_mem        = gen_rtx (MEM, BLKmode, dest_reg);
  2231.   rtx src_mem        = gen_rtx (MEM, BLKmode, src_reg);
  2232.   rtx align_rtx        = GEN_INT (align);
  2233.   rtx label;
  2234.   rtx final_src;
  2235.   rtx bytes_rtx;
  2236.   int leftover;
  2237.  
  2238.   if (bytes < 2*MAX_MOVE_BYTES)
  2239.     abort ();
  2240.  
  2241.   leftover = bytes % MAX_MOVE_BYTES;
  2242.   bytes -= leftover;
  2243.  
  2244.   label = gen_label_rtx ();
  2245.   final_src = gen_reg_rtx (Pmode);
  2246.   bytes_rtx = GEN_INT (bytes);
  2247.  
  2248.   if (bytes > 0x7fff)
  2249.     {
  2250.       if (TARGET_LONG64)
  2251.     {
  2252.       emit_insn (gen_movdi (final_src, bytes_rtx));
  2253.       emit_insn (gen_adddi3 (final_src, final_src, src_reg));
  2254.     }
  2255.       else
  2256.     {
  2257.       emit_insn (gen_movsi (final_src, bytes_rtx));
  2258.       emit_insn (gen_addsi3 (final_src, final_src, src_reg));
  2259.     }
  2260.     }
  2261.   else
  2262.     {
  2263.       if (TARGET_LONG64)
  2264.     emit_insn (gen_adddi3 (final_src, src_reg, bytes_rtx));
  2265.       else
  2266.     emit_insn (gen_addsi3 (final_src, src_reg, bytes_rtx));
  2267.     }
  2268.  
  2269.   emit_label (label);
  2270.  
  2271.   bytes_rtx = GEN_INT (MAX_MOVE_BYTES);
  2272.   emit_insn (gen_movstrsi_internal (dest_mem, src_mem, bytes_rtx, align_rtx));
  2273.   if (TARGET_LONG64)
  2274.     {
  2275.       emit_insn (gen_adddi3 (src_reg, src_reg, bytes_rtx));
  2276.       emit_insn (gen_adddi3 (dest_reg, dest_reg, bytes_rtx));
  2277.       emit_insn (gen_cmpdi (src_reg, final_src));
  2278.     }
  2279.   else
  2280.     {
  2281.       emit_insn (gen_addsi3 (src_reg, src_reg, bytes_rtx));
  2282.       emit_insn (gen_addsi3 (dest_reg, dest_reg, bytes_rtx));
  2283.       emit_insn (gen_cmpsi (src_reg, final_src));
  2284.     }
  2285.   emit_jump_insn (gen_bne (label));
  2286.  
  2287.   if (leftover)
  2288.     emit_insn (gen_movstrsi_internal (dest_mem, src_mem,
  2289.                       GEN_INT (leftover),
  2290.                       align_rtx));
  2291. }
  2292.  
  2293.  
  2294. /* Use a library function to move some bytes.  */
  2295.  
  2296. static void
  2297. block_move_call (dest_reg, src_reg, bytes_rtx)
  2298.      rtx dest_reg;
  2299.      rtx src_reg;
  2300.      rtx bytes_rtx;
  2301. {
  2302.   /* We want to pass the size as Pmode, which will normally be SImode
  2303.      but will be DImode if we are using 64 bit longs and pointers.  */
  2304.   if (GET_MODE (bytes_rtx) != VOIDmode
  2305.       && GET_MODE (bytes_rtx) != Pmode)
  2306.     bytes_rtx = convert_to_mode (Pmode, bytes_rtx, TRUE);
  2307.  
  2308. #ifdef TARGET_MEM_FUNCTIONS
  2309.   emit_library_call (gen_rtx (SYMBOL_REF, Pmode, "memcpy"), 0,
  2310.              VOIDmode, 3,
  2311.              dest_reg, Pmode,
  2312.              src_reg, Pmode,
  2313.              bytes_rtx, Pmode);
  2314. #else
  2315.   emit_library_call (gen_rtx (SYMBOL_REF, Pmode, "bcopy"), 0,
  2316.              VOIDmode, 3,
  2317.              src_reg, Pmode,
  2318.              dest_reg, Pmode,
  2319.              bytes_rtx, Pmode);
  2320. #endif
  2321. }
  2322.  
  2323.  
  2324. /* Expand string/block move operations.
  2325.  
  2326.    operands[0] is the pointer to the destination.
  2327.    operands[1] is the pointer to the source.
  2328.    operands[2] is the number of bytes to move.
  2329.    operands[3] is the alignment.  */
  2330.  
  2331. void
  2332. expand_block_move (operands)
  2333.      rtx operands[];
  2334. {
  2335.   rtx bytes_rtx    = operands[2];
  2336.   rtx align_rtx = operands[3];
  2337.   int constp    = (GET_CODE (bytes_rtx) == CONST_INT);
  2338.   int bytes    = (constp ? INTVAL (bytes_rtx) : 0);
  2339.   int align    = INTVAL (align_rtx);
  2340.   rtx orig_src    = operands[1];
  2341.   rtx src_reg;
  2342.   rtx dest_reg;
  2343.  
  2344.   if (constp && bytes <= 0)
  2345.     return;
  2346.  
  2347.   if (align > UNITS_PER_WORD)
  2348.     align = UNITS_PER_WORD;
  2349.  
  2350.   /* Move the address into scratch registers.  */
  2351.   dest_reg = copy_addr_to_reg (XEXP (operands[0], 0));
  2352.   src_reg  = copy_addr_to_reg (XEXP (orig_src, 0));
  2353.  
  2354.   if (TARGET_MEMCPY)
  2355.     block_move_call (dest_reg, src_reg, bytes_rtx);
  2356.  
  2357. #if 0
  2358.   else if (constp && bytes <= 3*align)
  2359.     block_move_sequence (dest_reg, src_reg, bytes, align, orig_src);
  2360. #endif
  2361.  
  2362.   else if (constp && bytes <= 2*MAX_MOVE_BYTES)
  2363.     emit_insn (gen_movstrsi_internal (gen_rtx (MEM, BLKmode, dest_reg),
  2364.                       gen_rtx (MEM, BLKmode, src_reg),
  2365.                       bytes_rtx, align_rtx));
  2366.  
  2367.   else if (constp && align >= UNITS_PER_WORD && optimize)
  2368.     block_move_loop (dest_reg, src_reg, bytes, align, orig_src);
  2369.  
  2370.   else if (constp && optimize)
  2371.     {
  2372.       /* If the alignment is not word aligned, generate a test at
  2373.      runtime, to see whether things wound up aligned, and we
  2374.      can use the faster lw/sw instead ulw/usw.  */
  2375.  
  2376.       rtx temp        = gen_reg_rtx (Pmode);
  2377.       rtx aligned_label = gen_label_rtx ();
  2378.       rtx join_label    = gen_label_rtx ();
  2379.       int leftover    = bytes % MAX_MOVE_BYTES;
  2380.  
  2381.       bytes -= leftover;
  2382.  
  2383.       if (TARGET_LONG64)
  2384.     {
  2385.       emit_insn (gen_iordi3 (temp, src_reg, dest_reg));
  2386.       emit_insn (gen_anddi3 (temp, temp, GEN_INT (UNITS_PER_WORD-1)));
  2387.       emit_insn (gen_cmpdi (temp, const0_rtx));
  2388.     }
  2389.       else
  2390.     {
  2391.       emit_insn (gen_iorsi3 (temp, src_reg, dest_reg));
  2392.       emit_insn (gen_andsi3 (temp, temp, GEN_INT (UNITS_PER_WORD-1)));
  2393.       emit_insn (gen_cmpsi (temp, const0_rtx));
  2394.     }
  2395.       emit_jump_insn (gen_beq (aligned_label));
  2396.  
  2397.       /* Unaligned loop.  */
  2398.       block_move_loop (dest_reg, src_reg, bytes, 1, orig_src);
  2399.       emit_jump_insn (gen_jump (join_label));
  2400.       emit_barrier ();
  2401.  
  2402.       /* Aligned loop.  */
  2403.       emit_label (aligned_label);
  2404.       block_move_loop (dest_reg, src_reg, bytes, UNITS_PER_WORD, orig_src);
  2405.       emit_label (join_label);
  2406.  
  2407.       /* Bytes at the end of the loop.  */
  2408.       if (leftover)
  2409.     {
  2410. #if 0
  2411.       if (leftover <= 3*align)
  2412.         block_move_sequence (dest_reg, src_reg, leftover, align, orig_src);
  2413.  
  2414.       else
  2415. #endif
  2416.         emit_insn (gen_movstrsi_internal (gen_rtx (MEM, BLKmode, dest_reg),
  2417.                           gen_rtx (MEM, BLKmode, src_reg),
  2418.                           GEN_INT (leftover),
  2419.                           GEN_INT (align)));
  2420.     }
  2421.     }
  2422.  
  2423.   else
  2424.     block_move_call (dest_reg, src_reg, bytes_rtx);
  2425. }
  2426.  
  2427.  
  2428. /* Emit load/stores for a small constant block_move. 
  2429.  
  2430.    operands[0] is the memory address of the destination.
  2431.    operands[1] is the memory address of the source.
  2432.    operands[2] is the number of bytes to move.
  2433.    operands[3] is the alignment.
  2434.    operands[4] is a temp register.
  2435.    operands[5] is a temp register.
  2436.    ...
  2437.    operands[3+num_regs] is the last temp register.
  2438.  
  2439.    The block move type can be one of the following:
  2440.     BLOCK_MOVE_NORMAL    Do all of the block move.
  2441.     BLOCK_MOVE_NOT_LAST    Do all but the last store.
  2442.     BLOCK_MOVE_LAST        Do just the last store. */
  2443.  
  2444. char *
  2445. output_block_move (insn, operands, num_regs, move_type)
  2446.      rtx insn;
  2447.      rtx operands[];
  2448.      int num_regs;
  2449.      enum block_move_type move_type;
  2450. {
  2451.   rtx dest_reg        = XEXP (operands[0], 0);
  2452.   rtx src_reg        = XEXP (operands[1], 0);
  2453.   int bytes        = INTVAL (operands[2]);
  2454.   int align        = INTVAL (operands[3]);
  2455.   int num        = 0;
  2456.   int offset        = 0;
  2457.   int use_lwl_lwr    = FALSE;
  2458.   int last_operand    = num_regs+4;
  2459.   int safe_regs        = 4;
  2460.   int i;
  2461.   rtx xoperands[10];
  2462.  
  2463.   struct {
  2464.     char *load;            /* load insn without nop */
  2465.     char *load_nop;        /* load insn with trailing nop */
  2466.     char *store;        /* store insn */
  2467.     char *final;        /* if last_store used: NULL or swr */
  2468.     char *last_store;        /* last store instruction */
  2469.     int offset;            /* current offset */
  2470.     enum machine_mode mode;    /* mode to use on (MEM) */
  2471.   } load_store[4];
  2472.  
  2473.   /* Detect a bug in GCC, where it can give us a register
  2474.      the same as one of the addressing registers and reduce
  2475.      the number of registers available.  */
  2476.   for (i = 4;
  2477.        i < last_operand && safe_regs < (sizeof(xoperands) / sizeof(xoperands[0]));
  2478.        i++)
  2479.     {
  2480.       if (!reg_mentioned_p (operands[i], operands[0])
  2481.       && !reg_mentioned_p (operands[i], operands[1]))
  2482.  
  2483.     xoperands[safe_regs++] = operands[i];
  2484.     }
  2485.  
  2486.   if (safe_regs < last_operand)
  2487.     {
  2488.       xoperands[0] = operands[0];
  2489.       xoperands[1] = operands[1];
  2490.       xoperands[2] = operands[2];
  2491.       xoperands[3] = operands[3];
  2492.       return output_block_move (insn, xoperands, safe_regs-4, move_type);
  2493.     }
  2494.  
  2495.   /* If we are given global or static addresses, and we would be
  2496.      emitting a few instructions, try to save time by using a
  2497.      temporary register for the pointer.  */
  2498.   if (num_regs > 2 && (bytes > 2*align || move_type != BLOCK_MOVE_NORMAL))
  2499.     {
  2500.       if (CONSTANT_P (src_reg))
  2501.     {
  2502.       if (TARGET_STATS)
  2503.         mips_count_memory_refs (operands[1], 1);
  2504.  
  2505.       src_reg = operands[ 3 + num_regs-- ];
  2506.       if (move_type != BLOCK_MOVE_LAST)
  2507.         {
  2508.           xoperands[1] = operands[1];
  2509.           xoperands[0] = src_reg;
  2510.           if (Pmode == DImode)
  2511.         output_asm_insn ("dla\t%0,%1", xoperands);
  2512.           else
  2513.         output_asm_insn ("la\t%0,%1", xoperands);
  2514.         }
  2515.     }
  2516.  
  2517.       if (CONSTANT_P (dest_reg))
  2518.     {
  2519.       if (TARGET_STATS)
  2520.         mips_count_memory_refs (operands[0], 1);
  2521.  
  2522.       dest_reg = operands[ 3 + num_regs-- ];
  2523.       if (move_type != BLOCK_MOVE_LAST)
  2524.         {
  2525.           xoperands[1] = operands[0];
  2526.           xoperands[0] = dest_reg;
  2527.           if (Pmode == DImode)
  2528.         output_asm_insn ("dla\t%0,%1", xoperands);
  2529.           else
  2530.         output_asm_insn ("la\t%0,%1", xoperands);
  2531.         }
  2532.     }
  2533.     }
  2534.  
  2535.   if (num_regs > (sizeof (load_store) / sizeof (load_store[0])))
  2536.     num_regs = (sizeof (load_store) / sizeof (load_store[0]));
  2537.  
  2538.   else if (num_regs < 1)
  2539.     abort_with_insn (insn, "Cannot do block move, not enough scratch registers");
  2540.  
  2541.   while (bytes > 0)
  2542.     {
  2543.       load_store[num].offset = offset;
  2544.  
  2545.       if (TARGET_64BIT && bytes >= 8 && align >= 8)
  2546.     {
  2547.       load_store[num].load       = "ld\t%0,%1";
  2548.       load_store[num].load_nop   = "ld\t%0,%1%#";
  2549.       load_store[num].store      = "sd\t%0,%1";
  2550.       load_store[num].last_store = "sd\t%0,%1";
  2551.       load_store[num].final      = (char *)0;
  2552.       load_store[num].mode       = DImode;
  2553.       offset += 8;
  2554.       bytes -= 8;
  2555.     }
  2556.  
  2557.       /* ??? Fails because of a MIPS assembler bug?  */
  2558.       else if (TARGET_64BIT && bytes >= 8)
  2559.     {
  2560.       if (BYTES_BIG_ENDIAN)
  2561.         {
  2562.           load_store[num].load       = "ldl\t%0,%1\n\tldr\t%0,%2";
  2563.           load_store[num].load_nop   = "ldl\t%0,%1\n\tldr\t%0,%2%#";
  2564.           load_store[num].store      = "sdl\t%0,%1\n\tsdr\t%0,%2";
  2565.           load_store[num].last_store = "sdr\t%0,%2";
  2566.           load_store[num].final      = "sdl\t%0,%1";
  2567.         }
  2568.       else
  2569.         {
  2570.           load_store[num].load         = "ldl\t%0,%2\n\tldr\t%0,%1";
  2571.           load_store[num].load_nop   = "ldl\t%0,%2\n\tldr\t%0,%1%#";
  2572.           load_store[num].store         = "sdl\t%0,%2\n\tsdr\t%0,%1";
  2573.           load_store[num].last_store = "sdr\t%0,%1";
  2574.           load_store[num].final      = "sdl\t%0,%2";
  2575.         }
  2576.       load_store[num].mode = DImode;
  2577.       offset += 8;
  2578.       bytes -= 8;
  2579.       use_lwl_lwr = TRUE;
  2580.     }
  2581.  
  2582.       else if (bytes >= 4 && align >= 4)
  2583.     {
  2584.       load_store[num].load       = "lw\t%0,%1";
  2585.       load_store[num].load_nop   = "lw\t%0,%1%#";
  2586.       load_store[num].store      = "sw\t%0,%1";
  2587.       load_store[num].last_store = "sw\t%0,%1";
  2588.       load_store[num].final      = (char *)0;
  2589.       load_store[num].mode       = SImode;
  2590.       offset += 4;
  2591.       bytes -= 4;
  2592.     }
  2593.  
  2594.       else if (bytes >= 4)
  2595.     {
  2596.       if (BYTES_BIG_ENDIAN)
  2597.         {
  2598.           load_store[num].load       = "lwl\t%0,%1\n\tlwr\t%0,%2";
  2599.           load_store[num].load_nop   = "lwl\t%0,%1\n\tlwr\t%0,%2%#";
  2600.           load_store[num].store      = "swl\t%0,%1\n\tswr\t%0,%2";
  2601.           load_store[num].last_store = "swr\t%0,%2";
  2602.           load_store[num].final      = "swl\t%0,%1";
  2603.         }
  2604.       else
  2605.         {
  2606.           load_store[num].load         = "lwl\t%0,%2\n\tlwr\t%0,%1";
  2607.           load_store[num].load_nop   = "lwl\t%0,%2\n\tlwr\t%0,%1%#";
  2608.           load_store[num].store         = "swl\t%0,%2\n\tswr\t%0,%1";
  2609.           load_store[num].last_store = "swr\t%0,%1";
  2610.           load_store[num].final      = "swl\t%0,%2";
  2611.         }
  2612.       load_store[num].mode = SImode;
  2613.       offset += 4;
  2614.       bytes -= 4;
  2615.       use_lwl_lwr = TRUE;
  2616.     }
  2617.  
  2618.       else if (bytes >= 2 && align >= 2)
  2619.     {
  2620.       load_store[num].load         = "lh\t%0,%1";
  2621.       load_store[num].load_nop   = "lh\t%0,%1%#";
  2622.       load_store[num].store         = "sh\t%0,%1";
  2623.       load_store[num].last_store = "sh\t%0,%1";
  2624.       load_store[num].final      = (char *)0;
  2625.       load_store[num].mode         = HImode;
  2626.       offset += 2;
  2627.       bytes -= 2;
  2628.     }
  2629.  
  2630.       else
  2631.     {
  2632.       load_store[num].load         = "lb\t%0,%1";
  2633.       load_store[num].load_nop   = "lb\t%0,%1%#";
  2634.       load_store[num].store         = "sb\t%0,%1";
  2635.       load_store[num].last_store = "sb\t%0,%1";
  2636.       load_store[num].final      = (char *)0;
  2637.       load_store[num].mode         = QImode;
  2638.       offset++;
  2639.       bytes--;
  2640.     }
  2641.  
  2642.       if (TARGET_STATS && move_type != BLOCK_MOVE_LAST)
  2643.     {
  2644.       dslots_load_total++;
  2645.       dslots_load_filled++;
  2646.  
  2647.       if (CONSTANT_P (src_reg))
  2648.         mips_count_memory_refs (src_reg, 1);
  2649.  
  2650.       if (CONSTANT_P (dest_reg))
  2651.         mips_count_memory_refs (dest_reg, 1);
  2652.     }
  2653.  
  2654.       /* Emit load/stores now if we have run out of registers or are
  2655.      at the end of the move.  */
  2656.  
  2657.       if (++num == num_regs || bytes == 0)
  2658.     {
  2659.       /* If only load/store, we need a NOP after the load.  */
  2660.       if (num == 1)
  2661.         {
  2662.           load_store[0].load = load_store[0].load_nop;
  2663.           if (TARGET_STATS && move_type != BLOCK_MOVE_LAST)
  2664.         dslots_load_filled--;
  2665.         }
  2666.  
  2667.       if (move_type != BLOCK_MOVE_LAST)
  2668.         {
  2669.           for (i = 0; i < num; i++)
  2670.         {
  2671.           int offset;
  2672.  
  2673.           if (!operands[i+4])
  2674.             abort ();
  2675.  
  2676.           if (GET_MODE (operands[i+4]) != load_store[i].mode)
  2677.             operands[i+4] = gen_rtx (REG, load_store[i].mode, REGNO (operands[i+4]));
  2678.  
  2679.           offset = load_store[i].offset;
  2680.           xoperands[0] = operands[i+4];
  2681.           xoperands[1] = gen_rtx (MEM, load_store[i].mode,
  2682.                       plus_constant (src_reg, offset));
  2683.  
  2684.           if (use_lwl_lwr)
  2685.             {
  2686.               int extra_offset;
  2687.               extra_offset = GET_MODE_SIZE (load_store[i].mode) - 1;
  2688.               xoperands[2] = gen_rtx (MEM, load_store[i].mode,
  2689.                           plus_constant (src_reg,
  2690.                                  extra_offset
  2691.                                  + offset));
  2692.             }
  2693.  
  2694.           output_asm_insn (load_store[i].load, xoperands);
  2695.         }
  2696.         }
  2697.  
  2698.       for (i = 0; i < num; i++)
  2699.         {
  2700.           int last_p = (i == num-1 && bytes == 0);
  2701.           int offset = load_store[i].offset;
  2702.  
  2703.           xoperands[0] = operands[i+4];
  2704.           xoperands[1] = gen_rtx (MEM, load_store[i].mode,
  2705.                       plus_constant (dest_reg, offset));
  2706.  
  2707.  
  2708.           if (use_lwl_lwr)
  2709.         {
  2710.           int extra_offset;
  2711.           extra_offset = GET_MODE_SIZE (load_store[i].mode) - 1;
  2712.           xoperands[2] = gen_rtx (MEM, load_store[i].mode,
  2713.                       plus_constant (dest_reg,
  2714.                              extra_offset
  2715.                              + offset));
  2716.         }
  2717.  
  2718.           if (move_type == BLOCK_MOVE_NORMAL)
  2719.         output_asm_insn (load_store[i].store, xoperands);
  2720.  
  2721.           else if (move_type == BLOCK_MOVE_NOT_LAST)
  2722.         {
  2723.           if (!last_p)
  2724.             output_asm_insn (load_store[i].store, xoperands);
  2725.  
  2726.           else if (load_store[i].final != (char *)0)
  2727.             output_asm_insn (load_store[i].final, xoperands);
  2728.         }
  2729.  
  2730.           else if (last_p)
  2731.         output_asm_insn (load_store[i].last_store, xoperands);
  2732.         }
  2733.  
  2734.       num = 0;        /* reset load_store */
  2735.       use_lwl_lwr = FALSE;
  2736.     }
  2737.     }
  2738.  
  2739.   return "";
  2740. }
  2741.  
  2742.  
  2743. /* Argument support functions.  */
  2744.  
  2745. /* Initialize CUMULATIVE_ARGS for a function.  */
  2746.  
  2747. void
  2748. init_cumulative_args (cum, fntype, libname)
  2749.      CUMULATIVE_ARGS *cum;    /* argument info to initialize */
  2750.      tree fntype;        /* tree ptr for function decl */
  2751.      rtx libname;        /* SYMBOL_REF of library name or 0 */
  2752. {
  2753.   static CUMULATIVE_ARGS zero_cum;
  2754.   tree param, next_param;
  2755.  
  2756.   if (TARGET_DEBUG_E_MODE)
  2757.     {
  2758.       fprintf (stderr, "\ninit_cumulative_args, fntype = 0x%.8lx", (long)fntype);
  2759.       if (!fntype)
  2760.     fputc ('\n', stderr);
  2761.  
  2762.       else
  2763.     {
  2764.       tree ret_type = TREE_TYPE (fntype);
  2765.       fprintf (stderr, ", fntype code = %s, ret code = %s\n",
  2766.            tree_code_name[ (int)TREE_CODE (fntype) ],
  2767.            tree_code_name[ (int)TREE_CODE (ret_type) ]);
  2768.     }
  2769.     }
  2770.  
  2771.   *cum = zero_cum;
  2772.  
  2773.   /* Determine if this function has variable arguments.  This is
  2774.      indicated by the last argument being 'void_type_mode' if there
  2775.      are no variable arguments.  The standard MIPS calling sequence
  2776.      passes all arguments in the general purpose registers in this
  2777.      case. */
  2778.  
  2779.   for (param = (fntype) ? TYPE_ARG_TYPES (fntype) : 0;
  2780.        param != (tree)0;
  2781.        param = next_param)
  2782.     {
  2783.       next_param = TREE_CHAIN (param);
  2784.       if (next_param == (tree)0 && TREE_VALUE (param) != void_type_node)
  2785.     cum->gp_reg_found = 1;
  2786.     }
  2787. }
  2788.  
  2789. /* Advance the argument to the next argument position.  */
  2790.  
  2791. void
  2792. function_arg_advance (cum, mode, type, named)
  2793.      CUMULATIVE_ARGS *cum;    /* current arg information */
  2794.      enum machine_mode mode;    /* current arg mode */
  2795.      tree type;            /* type of the argument or 0 if lib support */
  2796.      int named;            /* whether or not the argument was named */
  2797. {
  2798.   if (TARGET_DEBUG_E_MODE)
  2799.     fprintf (stderr,
  2800.          "function_adv( {gp reg found = %d, arg # = %2d, words = %2d}, %4s, 0x%.8x, %d )\n\n",
  2801.          cum->gp_reg_found, cum->arg_number, cum->arg_words, GET_MODE_NAME (mode),
  2802.          type, named);
  2803.  
  2804.   cum->arg_number++;
  2805.   switch (mode)
  2806.     {
  2807.     case VOIDmode:
  2808.       break;
  2809.  
  2810.     default:
  2811.       if (GET_MODE_CLASS (mode) != MODE_COMPLEX_INT
  2812.       && GET_MODE_CLASS (mode) != MODE_COMPLEX_FLOAT)
  2813.     abort ();
  2814.       cum->gp_reg_found = 1;
  2815.       cum->arg_words += ((GET_MODE_SIZE (mode) + UNITS_PER_WORD - 1)
  2816.              / UNITS_PER_WORD);
  2817.       break;
  2818.  
  2819.     case BLKmode:
  2820.       cum->gp_reg_found = 1;
  2821.       cum->arg_words += ((int_size_in_bytes (type) + UNITS_PER_WORD - 1)
  2822.              / UNITS_PER_WORD);
  2823.       break;
  2824.  
  2825.     case SFmode:
  2826.       cum->arg_words++;
  2827.       break;
  2828.  
  2829.     case DFmode:
  2830.       cum->arg_words += (TARGET_64BIT ? 1 : 2);
  2831.       break;
  2832.  
  2833.     case DImode:
  2834.       cum->gp_reg_found = 1;
  2835.       cum->arg_words += (TARGET_64BIT ? 1 : 2);
  2836.       break;
  2837.  
  2838.     case QImode:
  2839.     case HImode:
  2840.     case SImode:
  2841.       cum->gp_reg_found = 1;
  2842.       cum->arg_words++;
  2843.       break;
  2844.     }
  2845. }
  2846.  
  2847. /* Return an RTL expression containing the register for the given mode,
  2848.    or 0 if the argument is to be passed on the stack.  */
  2849.  
  2850. struct rtx_def *
  2851. function_arg (cum, mode, type, named)
  2852.      CUMULATIVE_ARGS *cum;    /* current arg information */
  2853.      enum machine_mode mode;    /* current arg mode */
  2854.      tree type;            /* type of the argument or 0 if lib support */
  2855.      int named;            /* != 0 for normal args, == 0 for ... args */
  2856. {
  2857.   rtx ret;
  2858.   int regbase = -1;
  2859.   int bias = 0;
  2860.   int struct_p = ((type != (tree)0)
  2861.           && (TREE_CODE (type) == RECORD_TYPE
  2862.               || TREE_CODE (type) == UNION_TYPE));
  2863.  
  2864.   if (TARGET_DEBUG_E_MODE)
  2865.     fprintf (stderr,
  2866.          "function_arg( {gp reg found = %d, arg # = %2d, words = %2d}, %4s, 0x%.8x, %d ) = ",
  2867.          cum->gp_reg_found, cum->arg_number, cum->arg_words, GET_MODE_NAME (mode),
  2868.          type, named);
  2869.  
  2870.   switch (mode)
  2871.     {
  2872.     case SFmode:
  2873.       if (! ABI_64BIT || mips_isa < 3)
  2874.     {
  2875.       if (cum->gp_reg_found || cum->arg_number >= 2 || TARGET_SOFT_FLOAT)
  2876.         regbase = GP_ARG_FIRST;
  2877.       else
  2878.         {
  2879.           regbase = FP_ARG_FIRST;
  2880.           /* If the first arg was a float in a floating point register,
  2881.          then set bias to align this float arg properly.  */
  2882.           if (cum->arg_words == 1)
  2883.         bias = 1;
  2884.         }
  2885.     }
  2886.       else
  2887.     regbase = (TARGET_SOFT_FLOAT || ! named ? GP_ARG_FIRST : FP_ARG_FIRST);
  2888.       break;
  2889.  
  2890.     case DFmode:
  2891.       if (! TARGET_64BIT)
  2892.     cum->arg_words += (cum->arg_words & 1);
  2893.       if (! ABI_64BIT || mips_isa < 3)
  2894.     regbase = ((cum->gp_reg_found
  2895.             || TARGET_SOFT_FLOAT
  2896.             || TARGET_SINGLE_FLOAT
  2897.             || cum->arg_number >= 2)
  2898.            ? GP_ARG_FIRST
  2899.            : FP_ARG_FIRST);
  2900.       else
  2901.     regbase = (TARGET_SOFT_FLOAT || TARGET_SINGLE_FLOAT || ! named
  2902.            ? GP_ARG_FIRST : FP_ARG_FIRST);
  2903.       break;
  2904.  
  2905.     default:
  2906.       if (GET_MODE_CLASS (mode) != MODE_COMPLEX_INT
  2907.       && GET_MODE_CLASS (mode) != MODE_COMPLEX_FLOAT)
  2908.     abort ();
  2909.  
  2910.       /* Drops through.  */
  2911.     case BLKmode:
  2912.       if (type != (tree)0 && TYPE_ALIGN (type) > BITS_PER_WORD
  2913.       && ! TARGET_64BIT)
  2914.     cum->arg_words += (cum->arg_words & 1);
  2915.  
  2916.       regbase = GP_ARG_FIRST;
  2917.       break;
  2918.  
  2919.     case VOIDmode:
  2920.     case QImode:
  2921.     case HImode:
  2922.     case SImode:
  2923.       regbase = GP_ARG_FIRST;
  2924.       break;
  2925.  
  2926.     case DImode:
  2927.       if (! TARGET_64BIT)
  2928.     cum->arg_words += (cum->arg_words & 1);
  2929.       regbase = GP_ARG_FIRST;
  2930.     }
  2931.  
  2932.   if (cum->arg_words >= MAX_ARGS_IN_REGISTERS)
  2933.     {
  2934.       if (TARGET_DEBUG_E_MODE)
  2935.     fprintf (stderr, "<stack>%s\n", struct_p ? ", [struct]" : "");
  2936.  
  2937.       ret = (rtx)0;
  2938.     }
  2939.   else
  2940.     {
  2941.       if (regbase == -1)
  2942.     abort ();
  2943.  
  2944.       ret = gen_rtx (REG, mode, regbase + cum->arg_words + bias);
  2945.  
  2946.       if (TARGET_DEBUG_E_MODE)
  2947.     fprintf (stderr, "%s%s\n", reg_names[regbase + cum->arg_words + bias],
  2948.          struct_p ? ", [struct]" : "");
  2949.  
  2950.       /* The following is a hack in order to pass 1 byte structures
  2951.      the same way that the MIPS compiler does (namely by passing
  2952.      the structure in the high byte or half word of the register).
  2953.      This also makes varargs work.  If we have such a structure,
  2954.      we save the adjustment RTL, and the call define expands will
  2955.      emit them.  For the VOIDmode argument (argument after the
  2956.      last real argument), pass back a parallel vector holding each
  2957.      of the adjustments.  */
  2958.  
  2959.       /* ??? function_arg can be called more than once for each argument.
  2960.      As a result, we compute more adjustments than we need here.
  2961.      See the CUMULATIVE_ARGS definition in mips.h.  */
  2962.  
  2963.       /* ??? This scheme requires everything smaller than the word size to
  2964.      shifted to the left, but when TARGET_64BIT and ! TARGET_INT64,
  2965.      that would mean every int needs to be shifted left, which is very
  2966.      inefficient.  Let's not carry this compatibility to the 64 bit
  2967.      calling convention for now.  */
  2968.  
  2969.       if (struct_p && int_size_in_bytes (type) < UNITS_PER_WORD
  2970.       && ! TARGET_64BIT)
  2971.     {
  2972.       rtx amount = GEN_INT (BITS_PER_WORD
  2973.                 - int_size_in_bytes (type) * BITS_PER_UNIT);
  2974.       rtx reg = gen_rtx (REG, word_mode, regbase + cum->arg_words + bias);
  2975.       if (TARGET_64BIT)
  2976.         cum->adjust[ cum->num_adjusts++ ] = gen_ashldi3 (reg, reg, amount);
  2977.       else
  2978.         cum->adjust[ cum->num_adjusts++ ] = gen_ashlsi3 (reg, reg, amount);
  2979.     }
  2980.     }
  2981.  
  2982.   if (mode == VOIDmode && cum->num_adjusts > 0)
  2983.     ret = gen_rtx (PARALLEL, VOIDmode, gen_rtvec_v (cum->num_adjusts, cum->adjust));
  2984.  
  2985.   return ret;
  2986. }
  2987.  
  2988.  
  2989. int
  2990. function_arg_partial_nregs (cum, mode, type, named)
  2991.      CUMULATIVE_ARGS *cum;    /* current arg information */
  2992.      enum machine_mode mode;    /* current arg mode */
  2993.      tree type;            /* type of the argument or 0 if lib support */
  2994.      int named;            /* != 0 for normal args, == 0 for ... args */
  2995. {
  2996.   if ((mode == BLKmode
  2997.        || GET_MODE_CLASS (mode) != MODE_COMPLEX_INT
  2998.        || GET_MODE_CLASS (mode) != MODE_COMPLEX_FLOAT)
  2999.       && cum->arg_words < MAX_ARGS_IN_REGISTERS)
  3000.     {
  3001.       int words;
  3002.       if (mode == BLKmode)
  3003.     words = ((int_size_in_bytes (type) + UNITS_PER_WORD - 1)
  3004.          / UNITS_PER_WORD);
  3005.       else
  3006.     words = (GET_MODE_SIZE (mode) + UNITS_PER_WORD - 1) / UNITS_PER_WORD;
  3007.  
  3008.       if (words + cum->arg_words <= MAX_ARGS_IN_REGISTERS)
  3009.     return 0;        /* structure fits in registers */
  3010.  
  3011.       if (TARGET_DEBUG_E_MODE)
  3012.     fprintf (stderr, "function_arg_partial_nregs = %d\n",
  3013.          MAX_ARGS_IN_REGISTERS - cum->arg_words);
  3014.  
  3015.       return MAX_ARGS_IN_REGISTERS - cum->arg_words;
  3016.     }
  3017.  
  3018.   else if (mode == DImode && cum->arg_words == MAX_ARGS_IN_REGISTERS-1
  3019.        && ! TARGET_64BIT)
  3020.     {
  3021.       if (TARGET_DEBUG_E_MODE)
  3022.     fprintf (stderr, "function_arg_partial_nregs = 1\n");
  3023.  
  3024.       return 1;
  3025.     }
  3026.  
  3027.   return 0;
  3028. }
  3029.  
  3030.  
  3031. /* Print the options used in the assembly file.  */
  3032.  
  3033. static struct {char *name; int value;} target_switches []
  3034.   = TARGET_SWITCHES;
  3035.  
  3036. void
  3037. print_options (out)
  3038.      FILE *out;
  3039. {
  3040.   int line_len;
  3041.   int len;
  3042.   int j;
  3043.   char **p;
  3044.   int mask = TARGET_DEFAULT;
  3045.  
  3046.   /* Allow assembly language comparisons with -mdebug eliminating the
  3047.      compiler version number and switch lists.  */
  3048.  
  3049.   if (TARGET_DEBUG_MODE)
  3050.     return;
  3051.  
  3052.   fprintf (out, "\n # %s %s", language_string, version_string);
  3053. #ifdef TARGET_VERSION_INTERNAL
  3054.   TARGET_VERSION_INTERNAL (out);
  3055. #endif
  3056. #ifdef __GNUC__
  3057.   fprintf (out, " compiled by GNU C\n\n");
  3058. #else
  3059.   fprintf (out, " compiled by CC\n\n");
  3060. #endif
  3061.  
  3062.   fprintf (out, " # Cc1 defaults:");
  3063.   line_len = 32767;
  3064.   for (j = 0; j < sizeof target_switches / sizeof target_switches[0]; j++)
  3065.     {
  3066.       if (target_switches[j].name[0] != '\0'
  3067.       && target_switches[j].value > 0
  3068.       && (target_switches[j].value & mask) == target_switches[j].value)
  3069.     {
  3070.       mask &= ~ target_switches[j].value;
  3071.       len = strlen (target_switches[j].name) + 1;
  3072.       if (len + line_len > 79)
  3073.         {
  3074.           line_len = 2;
  3075.           fputs ("\n #", out);
  3076.         }
  3077.       fprintf (out, " -m%s", target_switches[j].name);
  3078.       line_len += len;
  3079.     }
  3080.     }
  3081.  
  3082.   fprintf (out, "\n\n # Cc1 arguments (-G value = %d, Cpu = %s, ISA = %d):",
  3083.        mips_section_threshold, mips_cpu_string, mips_isa);
  3084.  
  3085.   line_len = 32767;
  3086.   for (p = &save_argv[1]; *p != (char *)0; p++)
  3087.     {
  3088.       char *arg = *p;
  3089.       if (*arg == '-')
  3090.     {
  3091.       len = strlen (arg) + 1;
  3092.       if (len + line_len > 79)
  3093.         {
  3094.           line_len = 2;
  3095.           fputs ("\n #", out);
  3096.         }
  3097.       fprintf (out, " %s", *p);
  3098.       line_len += len;
  3099.     }
  3100.     }
  3101.  
  3102.   fputs ("\n\n", out);
  3103. }
  3104.  
  3105.  
  3106. /* Abort after printing out a specific insn.  */
  3107.  
  3108. void
  3109. abort_with_insn (insn, reason)
  3110.      rtx insn;
  3111.      char *reason;
  3112. {
  3113.   error (reason);
  3114.   debug_rtx (insn);
  3115.   abort ();
  3116. }
  3117.  
  3118. /* Write a message to stderr (for use in macros expanded in files that do not
  3119.    include stdio.h).  */
  3120.  
  3121. void
  3122. trace (s, s1, s2)
  3123.      char *s, *s1, *s2;
  3124. {
  3125.   fprintf (stderr, s, s1, s2);
  3126. }
  3127.  
  3128.  
  3129. #ifdef SIGINFO
  3130.  
  3131. static void
  3132. siginfo (signo)
  3133.      int signo;
  3134. {
  3135.   fprintf (stderr, "compiling '%s' in '%s'\n",
  3136.        (current_function_name != (char *)0) ? current_function_name : "<toplevel>",
  3137.        (current_function_file != (char *)0) ? current_function_file : "<no file>");
  3138.   fflush (stderr);
  3139. }
  3140. #endif /* SIGINFO */
  3141.  
  3142.  
  3143. /* Set up the threshold for data to go into the small data area, instead
  3144.    of the normal data area, and detect any conflicts in the switches.  */
  3145.  
  3146. void
  3147. override_options ()
  3148. {
  3149.   register int i, start;
  3150.   register int regno;
  3151.   register enum machine_mode mode;
  3152.  
  3153.   mips_section_threshold = (g_switch_set) ? g_switch_value : MIPS_DEFAULT_GVALUE;
  3154.  
  3155.   if (mips_section_threshold <= 0)
  3156.     target_flags &= ~MASK_GPOPT;
  3157.   else if (optimize)
  3158.     target_flags |= MASK_GPOPT;
  3159.  
  3160.   /* Get the architectural level.  */
  3161.   if (mips_isa_string == (char *)0)
  3162.     {
  3163. #ifdef MIPS_ISA_DEFAULT
  3164.       mips_isa = MIPS_ISA_DEFAULT;
  3165. #else
  3166.       mips_isa = 1;
  3167. #endif
  3168.     }
  3169.  
  3170.   else if (isdigit (*mips_isa_string))
  3171.     {
  3172.       mips_isa = atoi (mips_isa_string);
  3173.       if (mips_isa < 1 || mips_isa > 4)
  3174.     {
  3175.       error ("-mips%d not supported", mips_isa);
  3176.       mips_isa = 1;
  3177.     }
  3178.     }
  3179.  
  3180.   else
  3181.     {
  3182.       error ("bad value (%s) for -mips switch", mips_isa_string);
  3183.       mips_isa = 1;
  3184.     }
  3185.  
  3186. #ifdef MIPS_CPU_STRING_DEFAULT
  3187.   /* ??? There is a minor inconsistency here.  If the user specifies an ISA
  3188.      greater than that supported by the default processor, then the user gets
  3189.      an error.  Normally, the compiler will just default to the base level cpu
  3190.      for the indicated isa.  */
  3191.   if (mips_cpu_string == (char *)0)
  3192.     mips_cpu_string = MIPS_CPU_STRING_DEFAULT;
  3193. #endif
  3194.  
  3195.   /* Identify the processor type */
  3196.   if (mips_cpu_string == (char *)0
  3197.       || !strcmp (mips_cpu_string, "default")
  3198.       || !strcmp (mips_cpu_string, "DEFAULT"))
  3199.     {
  3200.       switch (mips_isa)
  3201.     {
  3202.     default:
  3203.       mips_cpu_string = "3000";
  3204.       mips_cpu = PROCESSOR_R3000;
  3205.       break;
  3206.     case 2:
  3207.       mips_cpu_string = "6000";
  3208.       mips_cpu = PROCESSOR_R6000;
  3209.       break;
  3210.     case 3:
  3211.       mips_cpu_string = "4000";
  3212.       mips_cpu = PROCESSOR_R4000;
  3213.       break;
  3214.     case 4:
  3215.       mips_cpu_string = "8000";
  3216.       mips_cpu = PROCESSOR_R8000;
  3217.       break;
  3218.     }
  3219.     }
  3220.  
  3221.   else
  3222.     {
  3223.       char *p = mips_cpu_string;
  3224.  
  3225.       if (*p == 'r' || *p == 'R')
  3226.     p++;
  3227.  
  3228.       /* Since there is no difference between a R2000 and R3000 in
  3229.      terms of the scheduler, we collapse them into just an R3000. */
  3230.  
  3231.       mips_cpu = PROCESSOR_DEFAULT;
  3232.       switch (*p)
  3233.     {
  3234.     case '2':
  3235.       if (!strcmp (p, "2000") || !strcmp (p, "2k") || !strcmp (p, "2K"))
  3236.         mips_cpu = PROCESSOR_R3000;
  3237.       break;
  3238.  
  3239.     case '3':
  3240.       if (!strcmp (p, "3000") || !strcmp (p, "3k") || !strcmp (p, "3K"))
  3241.         mips_cpu = PROCESSOR_R3000;
  3242.       break;
  3243.  
  3244.     case '4':
  3245.       if (!strcmp (p, "4000") || !strcmp (p, "4k") || !strcmp (p, "4K"))
  3246.         mips_cpu = PROCESSOR_R4000;
  3247.       /* The r4400 is exactly the same as the r4000 from the compiler's
  3248.          viewpoint.  */
  3249.       else if (!strcmp (p, "4400"))
  3250.         mips_cpu = PROCESSOR_R4000;
  3251.       else if (!strcmp (p, "4600"))
  3252.         mips_cpu = PROCESSOR_R4600;
  3253.       else if (!strcmp (p, "4650"))
  3254.         mips_cpu = PROCESSOR_R4650;
  3255.       break;
  3256.  
  3257.     case '6':
  3258.       if (!strcmp (p, "6000") || !strcmp (p, "6k") || !strcmp (p, "6K"))
  3259.         mips_cpu = PROCESSOR_R6000;
  3260.       break;
  3261.  
  3262.     case '8':
  3263.       if (!strcmp (p, "8000"))
  3264.         mips_cpu = PROCESSOR_R8000;
  3265.       break;
  3266.  
  3267.     case 'o':
  3268.       if (!strcmp (p, "orion"))
  3269.         mips_cpu = PROCESSOR_R4600;
  3270.       break;
  3271.     }
  3272.  
  3273.       if (mips_cpu == PROCESSOR_DEFAULT)
  3274.     {
  3275.       error ("bad value (%s) for -mcpu= switch", mips_cpu_string);
  3276.       mips_cpu_string = "default";
  3277.     }
  3278.     }
  3279.  
  3280.   if ((mips_cpu == PROCESSOR_R3000 && mips_isa > 1)
  3281.       || (mips_cpu == PROCESSOR_R6000 && mips_isa > 2)
  3282.       || ((mips_cpu == PROCESSOR_R4000
  3283.        || mips_cpu == PROCESSOR_R4600
  3284.        || mips_cpu == PROCESSOR_R4650)
  3285.       && mips_isa > 3))
  3286.     error ("-mcpu=%s does not support -mips%d", mips_cpu_string, mips_isa);
  3287.  
  3288.   /* make sure sizes of ints/longs/etc. are ok */
  3289.   if (mips_isa < 3)
  3290.     {
  3291.       if (TARGET_INT64)
  3292.     fatal ("Only MIPS-III or MIPS-IV CPUs can support 64 bit ints");
  3293.  
  3294.       else if (TARGET_LONG64)
  3295.     fatal ("Only MIPS-III or MIPS-IV CPUs can support 64 bit longs");
  3296.  
  3297.       else if (TARGET_FLOAT64)
  3298.     fatal ("Only MIPS-III or MIPS-IV CPUs can support 64 bit fp registers");
  3299.  
  3300.       else if (TARGET_64BIT)
  3301.     fatal ("Only MIPS-III or MIPS-IV CPUs can support 64 bit gp registers");
  3302.     }
  3303.  
  3304.   if (ABI_64BIT && mips_isa >= 3)
  3305.     flag_pcc_struct_return = 0;
  3306.  
  3307.   /* Tell halfpic.c that we have half-pic code if we do.  */
  3308.   if (TARGET_HALF_PIC)
  3309.     HALF_PIC_INIT ();
  3310.  
  3311.   /* -fpic (-KPIC) is the default when TARGET_ABICALLS is defined.  We need
  3312.      to set flag_pic so that the LEGITIMATE_PIC_OPERAND_P macro will work.  */
  3313.   /* ??? -non_shared turns off pic code generation, but this is not
  3314.      implemented.  */
  3315.   if (TARGET_ABICALLS)
  3316.     {
  3317.       mips_abicalls = MIPS_ABICALLS_YES;
  3318.       flag_pic = 1;
  3319.       if (mips_section_threshold > 0)
  3320.     warning ("-G is incompatible with PIC code which is the default");
  3321.     }
  3322.   else
  3323.     mips_abicalls = MIPS_ABICALLS_NO;
  3324.  
  3325.   /* -membedded-pic is a form of PIC code suitable for embedded
  3326.      systems.  All calls are made using PC relative addressing, and
  3327.      all data is addressed using the $gp register.  This requires gas,
  3328.      which does most of the work, and GNU ld, which automatically
  3329.      expands PC relative calls which are out of range into a longer
  3330.      instruction sequence.  All gcc really does differently is
  3331.      generate a different sequence for a switch.  */
  3332.   if (TARGET_EMBEDDED_PIC)
  3333.     {
  3334.       flag_pic = 1;
  3335.       if (TARGET_ABICALLS)
  3336.     warning ("-membedded-pic and -mabicalls are incompatible");
  3337.       if (g_switch_set)
  3338.     warning ("-G and -membedded-pic are incompatible");
  3339.       /* Setting mips_section_threshold is not required, because gas
  3340.      will force everything to be GP addressable anyhow, but
  3341.      setting it will cause gcc to make better estimates of the
  3342.      number of instructions required to access a particular data
  3343.      item.  */
  3344.       mips_section_threshold = 0x7fffffff;
  3345.     }
  3346.  
  3347.   /* -mrnames says to use the MIPS software convention for register
  3348.      names instead of the hardware names (ie, $a0 instead of $4).
  3349.      We do this by switching the names in mips_reg_names, which the
  3350.      reg_names points into via the REGISTER_NAMES macro.  */
  3351.  
  3352.   if (TARGET_NAME_REGS)
  3353.     bcopy ((char *) mips_sw_reg_names, (char *) mips_reg_names, sizeof (mips_reg_names));
  3354.  
  3355.   /* If this is OSF/1, set up a SIGINFO handler so we can see what function
  3356.      is currently being compiled.  */
  3357. #ifdef SIGINFO
  3358.   if (getenv ("GCC_SIGINFO") != (char *)0)
  3359.     {
  3360.       struct sigaction action;
  3361.       action.sa_handler = siginfo;
  3362.       action.sa_mask = 0;
  3363.       action.sa_flags = SA_RESTART;
  3364.       sigaction (SIGINFO, &action, (struct sigaction *)0);
  3365.     }
  3366. #endif
  3367.  
  3368. #if defined(_IOLBF)
  3369. #if defined(ultrix) || defined(__ultrix) || defined(__OSF1__) || defined(__osf__) || defined(osf)
  3370.   /* If -mstats and -quiet, make stderr line buffered.  */
  3371.   if (quiet_flag && TARGET_STATS)
  3372.     setvbuf (stderr, (char *)0, _IOLBF, BUFSIZ);
  3373. #endif
  3374. #endif
  3375.  
  3376.   /* Initialize the high and low values for legitimate floating point
  3377.      constants.  Rather than trying to get the accuracy down to the
  3378.      last bit, just use approximate ranges.  */
  3379.   dfhigh = REAL_VALUE_ATOF ("1.0e300", DFmode);
  3380.   dflow = REAL_VALUE_ATOF ("1.0e-300", DFmode);
  3381.   sfhigh = REAL_VALUE_ATOF ("1.0e38", SFmode);
  3382.   sflow = REAL_VALUE_ATOF ("1.0e-38", SFmode);
  3383.  
  3384.   mips_print_operand_punct['?'] = TRUE;
  3385.   mips_print_operand_punct['#'] = TRUE;
  3386.   mips_print_operand_punct['&'] = TRUE;
  3387.   mips_print_operand_punct['!'] = TRUE;
  3388.   mips_print_operand_punct['*'] = TRUE;
  3389.   mips_print_operand_punct['@'] = TRUE;
  3390.   mips_print_operand_punct['.'] = TRUE;
  3391.   mips_print_operand_punct['('] = TRUE;
  3392.   mips_print_operand_punct[')'] = TRUE;
  3393.   mips_print_operand_punct['['] = TRUE;
  3394.   mips_print_operand_punct[']'] = TRUE;
  3395.   mips_print_operand_punct['<'] = TRUE;
  3396.   mips_print_operand_punct['>'] = TRUE;
  3397.   mips_print_operand_punct['{'] = TRUE;
  3398.   mips_print_operand_punct['}'] = TRUE;
  3399.   mips_print_operand_punct['^'] = TRUE;
  3400.  
  3401.   mips_char_to_class['d'] = GR_REGS;
  3402.   mips_char_to_class['f'] = ((TARGET_HARD_FLOAT) ? FP_REGS : NO_REGS);
  3403.   mips_char_to_class['h'] = HI_REG;
  3404.   mips_char_to_class['l'] = LO_REG;
  3405.   mips_char_to_class['a'] = HILO_REG;
  3406.   mips_char_to_class['x'] = MD_REGS;
  3407.   mips_char_to_class['b'] = ALL_REGS;
  3408.   mips_char_to_class['y'] = GR_REGS;
  3409.   mips_char_to_class['z'] = ST_REGS;
  3410.  
  3411.   /* Set up array to map GCC register number to debug register number.
  3412.      Ignore the special purpose register numbers.  */
  3413.  
  3414.   for (i = 0; i < FIRST_PSEUDO_REGISTER; i++)
  3415.     mips_dbx_regno[i] = -1;
  3416.  
  3417.   start = GP_DBX_FIRST - GP_REG_FIRST;
  3418.   for (i = GP_REG_FIRST; i <= GP_REG_LAST; i++)
  3419.     mips_dbx_regno[i] = i + start;
  3420.  
  3421.   start = FP_DBX_FIRST - FP_REG_FIRST;
  3422.   for (i = FP_REG_FIRST; i <= FP_REG_LAST; i++)
  3423.     mips_dbx_regno[i] = i + start;
  3424.  
  3425.   /* Set up array giving whether a given register can hold a given mode.
  3426.      At present, restrict ints from being in FP registers, because reload
  3427.      is a little enthusiastic about storing extra values in FP registers,
  3428.      and this is not good for things like OS kernels.  Also, due to the
  3429.      mandatory delay, it is as fast to load from cached memory as to move
  3430.      from the FP register.  */
  3431.  
  3432.   for (mode = VOIDmode;
  3433.        mode != MAX_MACHINE_MODE;
  3434.        mode = (enum machine_mode)((int)mode + 1))
  3435.     {
  3436.       register int size             = GET_MODE_SIZE (mode);
  3437.       register enum mode_class class = GET_MODE_CLASS (mode);
  3438.  
  3439.       for (regno = 0; regno < FIRST_PSEUDO_REGISTER; regno++)
  3440.     {
  3441.       register int temp;
  3442.  
  3443.       if (mode == CC_FPmode || mode == CC_REV_FPmode)
  3444.         temp = (regno == FPSW_REGNUM);
  3445.  
  3446.       else if (GP_REG_P (regno))
  3447.         temp = ((regno & 1) == 0 || (size <= UNITS_PER_WORD));
  3448.  
  3449.       else if (FP_REG_P (regno))
  3450.         temp = ((TARGET_FLOAT64 || ((regno & 1) == 0))
  3451.             && (class == MODE_FLOAT
  3452.             || class == MODE_COMPLEX_FLOAT
  3453.             || (TARGET_DEBUG_H_MODE && class == MODE_INT))
  3454.             && (! TARGET_SINGLE_FLOAT || size <= 4));
  3455.  
  3456.       else if (MD_REG_P (regno))
  3457.         temp = (size <= UNITS_PER_WORD
  3458.             || (regno == MD_REG_FIRST && size == 2 * UNITS_PER_WORD));
  3459.  
  3460.       else
  3461.         temp = FALSE;
  3462.  
  3463.       mips_hard_regno_mode_ok[(int)mode][regno] = temp;
  3464.     }
  3465.     }
  3466. }
  3467.  
  3468.  
  3469. /*
  3470.  * The MIPS debug format wants all automatic variables and arguments
  3471.  * to be in terms of the virtual frame pointer (stack pointer before
  3472.  * any adjustment in the function), while the MIPS 3.0 linker wants
  3473.  * the frame pointer to be the stack pointer after the initial
  3474.  * adjustment.  So, we do the adjustment here.  The arg pointer (which
  3475.  * is eliminated) points to the virtual frame pointer, while the frame
  3476.  * pointer (which may be eliminated) points to the stack pointer after
  3477.  * the initial adjustments.
  3478.  */
  3479.  
  3480. int
  3481. mips_debugger_offset (addr, offset)
  3482.      rtx addr;
  3483.      int offset;
  3484. {
  3485.   rtx offset2 = const0_rtx;
  3486.   rtx reg = eliminate_constant_term (addr, &offset2);
  3487.  
  3488.   if (!offset)
  3489.     offset = INTVAL (offset2);
  3490.  
  3491.   if (reg == stack_pointer_rtx || reg == frame_pointer_rtx)
  3492.     {
  3493.       int frame_size = (!current_frame_info.initialized)
  3494.                 ? compute_frame_size (get_frame_size ())
  3495.                 : current_frame_info.total_size;
  3496.  
  3497.       offset = offset - frame_size;
  3498.     }
  3499.   /* sdbout_parms does not want this to crash for unrecognized cases.  */
  3500. #if 0
  3501.   else if (reg != arg_pointer_rtx)
  3502.     abort_with_insn (addr, "mips_debugger_offset called with non stack/frame/arg pointer.");
  3503. #endif
  3504.  
  3505.   return offset;
  3506. }
  3507.  
  3508.  
  3509. /* A C compound statement to output to stdio stream STREAM the
  3510.    assembler syntax for an instruction operand X.  X is an RTL
  3511.    expression.
  3512.  
  3513.    CODE is a value that can be used to specify one of several ways
  3514.    of printing the operand.  It is used when identical operands
  3515.    must be printed differently depending on the context.  CODE
  3516.    comes from the `%' specification that was used to request
  3517.    printing of the operand.  If the specification was just `%DIGIT'
  3518.    then CODE is 0; if the specification was `%LTR DIGIT' then CODE
  3519.    is the ASCII code for LTR.
  3520.  
  3521.    If X is a register, this macro should print the register's name.
  3522.    The names can be found in an array `reg_names' whose type is
  3523.    `char *[]'.  `reg_names' is initialized from `REGISTER_NAMES'.
  3524.  
  3525.    When the machine description has a specification `%PUNCT' (a `%'
  3526.    followed by a punctuation character), this macro is called with
  3527.    a null pointer for X and the punctuation character for CODE.
  3528.  
  3529.    The MIPS specific codes are:
  3530.  
  3531.    'X'  X is CONST_INT, prints 32 bits in hexadecimal format = "0x%08x",
  3532.    'x'  X is CONST_INT, prints 16 bits in hexadecimal format = "0x%04x",
  3533.    'd'  output integer constant in decimal,
  3534.    'z'    if the operand is 0, use $0 instead of normal operand.
  3535.    'D'  print second register of double-word register operand.
  3536.    'L'  print low-order register of double-word register operand.
  3537.    'M'  print high-order register of double-word register operand.
  3538.    'C'  print part of opcode for a branch condition.
  3539.    'N'  print part of opcode for a branch condition, inverted.
  3540.    'S'  X is CODE_LABEL, print with prefix of "LS" (for embedded switch).
  3541.    'B'  print 'z' for EQ, 'n' for NE
  3542.    'b'  print 'n' for EQ, 'z' for NE
  3543.    'T'  print 'f' for EQ, 't' for NE
  3544.    't'  print 't' for EQ, 'f' for NE
  3545.    '('    Turn on .set noreorder
  3546.    ')'    Turn on .set reorder
  3547.    '['    Turn on .set noat
  3548.    ']'    Turn on .set at
  3549.    '<'    Turn on .set nomacro
  3550.    '>'    Turn on .set macro
  3551.    '{'    Turn on .set volatile (not GAS)
  3552.    '}'    Turn on .set novolatile (not GAS)
  3553.    '&'    Turn on .set noreorder if filling delay slots
  3554.    '*'    Turn on both .set noreorder and .set nomacro if filling delay slots
  3555.    '!'    Turn on .set nomacro if filling delay slots
  3556.    '#'    Print nop if in a .set noreorder section.
  3557.    '?'    Print 'l' if we are to use a branch likely instead of normal branch.
  3558.    '@'    Print the name of the assembler temporary register (at or $1).
  3559.    '.'    Print the name of the register with a hard-wired zero (zero or $0).
  3560.    '^'    Print the name of the pic call-through register (t9 or $25).  */
  3561.  
  3562. void
  3563. print_operand (file, op, letter)
  3564.      FILE *file;        /* file to write to */
  3565.      rtx op;            /* operand to print */
  3566.      int letter;        /* %<letter> or 0 */
  3567. {
  3568.   register enum rtx_code code;
  3569.  
  3570.   if (PRINT_OPERAND_PUNCT_VALID_P (letter))
  3571.     {
  3572.       switch (letter)
  3573.     {
  3574.     default:
  3575.       error ("PRINT_OPERAND: Unknown punctuation '%c'", letter);
  3576.       break;
  3577.  
  3578.     case '?':
  3579.       if (mips_branch_likely)
  3580.         putc ('l', file);
  3581.       break;
  3582.  
  3583.     case '@':
  3584.       fputs (reg_names [GP_REG_FIRST + 1], file);
  3585.       break;
  3586.  
  3587.     case '^':
  3588.       fputs (reg_names [PIC_FUNCTION_ADDR_REGNUM], file);
  3589.       break;
  3590.  
  3591.     case '.':
  3592.       fputs (reg_names [GP_REG_FIRST + 0], file);
  3593.       break;
  3594.  
  3595.     case '&':
  3596.       if (final_sequence != 0 && set_noreorder++ == 0)
  3597.         fputs (".set\tnoreorder\n\t", file);
  3598.       break;
  3599.  
  3600.     case '*':
  3601.       if (final_sequence != 0)
  3602.         {
  3603.           if (set_noreorder++ == 0)
  3604.         fputs (".set\tnoreorder\n\t", file);
  3605.  
  3606.           if (set_nomacro++ == 0)
  3607.         fputs (".set\tnomacro\n\t", file);
  3608.         }
  3609.       break;
  3610.  
  3611.     case '!':
  3612.       if (final_sequence != 0 && set_nomacro++ == 0)
  3613.         fputs ("\n\t.set\tnomacro", file);
  3614.       break;
  3615.  
  3616.     case '#':
  3617.       if (set_noreorder != 0)
  3618.         fputs ("\n\tnop", file);
  3619.  
  3620.       else if (TARGET_STATS)
  3621.         fputs ("\n\t#nop", file);
  3622.  
  3623.       break;
  3624.  
  3625.     case '(':
  3626.       if (set_noreorder++ == 0)
  3627.         fputs (".set\tnoreorder\n\t", file);
  3628.       break;
  3629.  
  3630.     case ')':
  3631.       if (set_noreorder == 0)
  3632.         error ("internal error: %%) found without a %%( in assembler pattern");
  3633.  
  3634.       else if (--set_noreorder == 0)
  3635.         fputs ("\n\t.set\treorder", file);
  3636.  
  3637.       break;
  3638.  
  3639.     case '[':
  3640.       if (set_noat++ == 0)
  3641.         fputs (".set\tnoat\n\t", file);
  3642.       break;
  3643.  
  3644.     case ']': 
  3645.       if (set_noat == 0)
  3646.         error ("internal error: %%] found without a %%[ in assembler pattern");
  3647.  
  3648.       else if (--set_noat == 0)
  3649.         fputs ("\n\t.set\tat", file);
  3650.  
  3651.       break;
  3652.  
  3653.     case '<':
  3654.       if (set_nomacro++ == 0)
  3655.         fputs (".set\tnomacro\n\t", file);
  3656.       break;
  3657.  
  3658.     case '>':
  3659.       if (set_nomacro == 0)
  3660.         error ("internal error: %%> found without a %%< in assembler pattern");
  3661.  
  3662.       else if (--set_nomacro == 0)
  3663.         fputs ("\n\t.set\tmacro", file);
  3664.  
  3665.       break;
  3666.  
  3667.     case '{':
  3668.       if (set_volatile++ == 0)
  3669.         fprintf (file, "%s.set\tvolatile\n\t", (TARGET_MIPS_AS) ? "" : "#");
  3670.       break;
  3671.  
  3672.     case '}':
  3673.       if (set_volatile == 0)
  3674.         error ("internal error: %%} found without a %%{ in assembler pattern");
  3675.  
  3676.       else if (--set_volatile == 0)
  3677.         fprintf (file, "\n\t%s.set\tnovolatile", (TARGET_MIPS_AS) ? "" : "#");
  3678.  
  3679.       break;
  3680.     }
  3681.       return;
  3682.     }
  3683.  
  3684.   if (! op)
  3685.     {
  3686.       error ("PRINT_OPERAND null pointer");
  3687.       return;
  3688.     }
  3689.  
  3690.   code = GET_CODE (op);
  3691.   if (letter == 'C')
  3692.     switch (code)
  3693.       {
  3694.       case EQ:    fputs ("eq",  file); break;
  3695.       case NE:    fputs ("ne",  file); break;
  3696.       case GT:    fputs ("gt",  file); break;
  3697.       case GE:    fputs ("ge",  file); break;
  3698.       case LT:    fputs ("lt",  file); break;
  3699.       case LE:    fputs ("le",  file); break;
  3700.       case GTU: fputs ("gtu", file); break;
  3701.       case GEU: fputs ("geu", file); break;
  3702.       case LTU: fputs ("ltu", file); break;
  3703.       case LEU: fputs ("leu", file); break;
  3704.  
  3705.       default:
  3706.     abort_with_insn (op, "PRINT_OPERAND, invalid insn for %%C");
  3707.       }
  3708.  
  3709.   else if (letter == 'N')
  3710.     switch (code)
  3711.       {
  3712.       case EQ:    fputs ("ne",  file); break;
  3713.       case NE:    fputs ("eq",  file); break;
  3714.       case GT:    fputs ("le",  file); break;
  3715.       case GE:    fputs ("lt",  file); break;
  3716.       case LT:    fputs ("ge",  file); break;
  3717.       case LE:    fputs ("gt",  file); break;
  3718.       case GTU: fputs ("leu", file); break;
  3719.       case GEU: fputs ("ltu", file); break;
  3720.       case LTU: fputs ("geu", file); break;
  3721.       case LEU: fputs ("gtu", file); break;
  3722.  
  3723.       default:
  3724.     abort_with_insn (op, "PRINT_OPERAND, invalid insn for %%N");
  3725.       }
  3726.  
  3727.   else if (letter == 'S')
  3728.     {
  3729.       char buffer[100];
  3730.  
  3731.       ASM_GENERATE_INTERNAL_LABEL (buffer, "LS", CODE_LABEL_NUMBER (op));
  3732.       assemble_name (file, buffer);
  3733.     }
  3734.  
  3735.   else if (code == REG)
  3736.     {
  3737.       register int regnum = REGNO (op);
  3738.  
  3739.       if ((letter == 'M' && ! WORDS_BIG_ENDIAN)
  3740.       || (letter == 'L' && WORDS_BIG_ENDIAN)
  3741.       || letter == 'D')
  3742.     regnum++;
  3743.  
  3744.       fprintf (file, "%s", reg_names[regnum]);
  3745.     }
  3746.  
  3747.   else if (code == MEM)
  3748.     output_address (XEXP (op, 0));
  3749.  
  3750.   else if (code == CONST_DOUBLE
  3751.        && GET_MODE_CLASS (GET_MODE (op)) == MODE_FLOAT)
  3752.     {
  3753.       REAL_VALUE_TYPE d;
  3754.       char s[30];
  3755.  
  3756.       REAL_VALUE_FROM_CONST_DOUBLE (d, op);
  3757.       REAL_VALUE_TO_DECIMAL (d, "%.20e", s);
  3758.       fprintf (file, s);
  3759.     }
  3760.  
  3761.   else if ((letter == 'x') && (GET_CODE(op) == CONST_INT))
  3762.     fprintf (file, "0x%04x", 0xffff & (INTVAL(op)));
  3763.  
  3764.   else if ((letter == 'X') && (GET_CODE(op) == CONST_INT)
  3765.        && HOST_BITS_PER_WIDE_INT == 32)
  3766.     fprintf (file, "0x%08x", INTVAL(op));
  3767.  
  3768.   else if ((letter == 'X') && (GET_CODE(op) == CONST_INT)
  3769.        && HOST_BITS_PER_WIDE_INT == 64)
  3770.     fprintf (file, "0x%016lx", INTVAL(op));
  3771.  
  3772.   else if ((letter == 'd') && (GET_CODE(op) == CONST_INT))
  3773.     fprintf (file, "%d", (INTVAL(op)));
  3774.  
  3775.   else if (letter == 'z'
  3776.        && (GET_CODE (op) == CONST_INT)
  3777.        && INTVAL (op) == 0)
  3778.     fputs (reg_names[GP_REG_FIRST], file);
  3779.  
  3780.   else if (letter == 'd' || letter == 'x' || letter == 'X')
  3781.     fatal ("PRINT_OPERAND: letter %c was found & insn was not CONST_INT", letter);
  3782.  
  3783.   else if (letter == 'B')
  3784.     fputs (code == EQ ? "z" : "n", file);
  3785.   else if (letter == 'b')
  3786.     fputs (code == EQ ? "n" : "z", file);
  3787.   else if (letter == 'T')
  3788.     fputs (code == EQ ? "f" : "t", file);
  3789.   else if (letter == 't')
  3790.     fputs (code == EQ ? "t" : "f", file);
  3791.  
  3792.   else
  3793.     output_addr_const (file, op);
  3794. }
  3795.  
  3796.  
  3797. /* A C compound statement to output to stdio stream STREAM the
  3798.    assembler syntax for an instruction operand that is a memory
  3799.    reference whose address is ADDR.  ADDR is an RTL expression.
  3800.  
  3801.    On some machines, the syntax for a symbolic address depends on
  3802.    the section that the address refers to.  On these machines,
  3803.    define the macro `ENCODE_SECTION_INFO' to store the information
  3804.    into the `symbol_ref', and then check for it here.  */
  3805.  
  3806. void
  3807. print_operand_address (file, addr)
  3808.      FILE *file;
  3809.      rtx addr;
  3810. {
  3811.   if (!addr)
  3812.     error ("PRINT_OPERAND_ADDRESS, null pointer");
  3813.  
  3814.   else
  3815.     switch (GET_CODE (addr))
  3816.       {
  3817.       default:
  3818.     abort_with_insn (addr, "PRINT_OPERAND_ADDRESS, invalid insn #1");
  3819.     break;
  3820.  
  3821.       case REG:
  3822.     if (REGNO (addr) == ARG_POINTER_REGNUM)
  3823.       abort_with_insn (addr, "Arg pointer not eliminated.");
  3824.  
  3825.     fprintf (file, "0(%s)", reg_names [REGNO (addr)]);
  3826.     break;
  3827.  
  3828.       case PLUS:
  3829.     {
  3830.       register rtx reg    = (rtx)0;
  3831.       register rtx offset = (rtx)0;
  3832.       register rtx arg0   = XEXP (addr, 0);
  3833.       register rtx arg1   = XEXP (addr, 1);
  3834.  
  3835.       if (GET_CODE (arg0) == REG)
  3836.         {
  3837.           reg = arg0;
  3838.           offset = arg1;
  3839.           if (GET_CODE (offset) == REG)
  3840.         abort_with_insn (addr, "PRINT_OPERAND_ADDRESS, 2 regs");
  3841.         }
  3842.       else if (GET_CODE (arg1) == REG)
  3843.         {
  3844.           reg = arg1;
  3845.           offset = arg0;
  3846.         }
  3847.       else if (CONSTANT_P (arg0) && CONSTANT_P (arg1))
  3848.         {
  3849.           output_addr_const (file, addr);
  3850.           break;
  3851.         }
  3852.       else
  3853.         abort_with_insn (addr, "PRINT_OPERAND_ADDRESS, no regs");
  3854.  
  3855.       if (!CONSTANT_P (offset))
  3856.         abort_with_insn (addr, "PRINT_OPERAND_ADDRESS, invalid insn #2");
  3857.  
  3858.     if (REGNO (reg) == ARG_POINTER_REGNUM)
  3859.       abort_with_insn (addr, "Arg pointer not eliminated.");
  3860.  
  3861.       output_addr_const (file, offset);
  3862.       fprintf (file, "(%s)", reg_names [REGNO (reg)]);
  3863.     }
  3864.     break;
  3865.  
  3866.       case LABEL_REF:
  3867.       case SYMBOL_REF:
  3868.       case CONST_INT:
  3869.       case CONST:
  3870.     output_addr_const (file, addr);
  3871.     break;
  3872.     }
  3873. }
  3874.  
  3875.  
  3876. /* If optimizing for the global pointer, keep track of all of
  3877.    the externs, so that at the end of the file, we can emit
  3878.    the appropriate .extern declaration for them, before writing
  3879.    out the text section.  We assume that all names passed to
  3880.    us are in the permanent obstack, so that they will be valid
  3881.    at the end of the compilation.
  3882.  
  3883.    If we have -G 0, or the extern size is unknown, don't bother
  3884.    emitting the .externs.  */
  3885.  
  3886. int
  3887. mips_output_external (file, decl, name)
  3888.      FILE *file;
  3889.      tree decl;
  3890.      char *name;
  3891. {
  3892.   register struct extern_list *p;
  3893.   int len;
  3894.  
  3895.   if (TARGET_GP_OPT
  3896.       && ((TREE_CODE (decl)) != FUNCTION_DECL)
  3897.       && ((len = int_size_in_bytes (TREE_TYPE (decl))) > 0))
  3898.     {
  3899.       p = (struct extern_list *)permalloc ((long) sizeof (struct extern_list));
  3900.       p->next = extern_head;
  3901.       p->name = name;
  3902.       p->size = len;
  3903.       extern_head = p;
  3904.     }
  3905.  
  3906. #ifdef ASM_OUTPUT_UNDEF_FUNCTION
  3907.   if (TREE_CODE (decl) == FUNCTION_DECL
  3908.       /* ??? Don't include alloca, since gcc will always expand it
  3909.      inline.  If we don't do this, libg++ fails to build.  */
  3910.       && strcmp (name, "alloca")
  3911.       /* ??? Don't include __builtin_next_arg, because then gcc will not
  3912.      bootstrap under Irix 5.1.  */
  3913.       && strcmp (name, "__builtin_next_arg"))
  3914.     {
  3915.       p = (struct extern_list *)permalloc ((long) sizeof (struct extern_list));
  3916.       p->next = extern_head;
  3917.       p->name = name;
  3918.       p->size = -1;
  3919.       extern_head = p;
  3920.     }
  3921. #endif
  3922.  
  3923.   return 0;
  3924. }
  3925.  
  3926. #ifdef ASM_OUTPUT_UNDEF_FUNCTION
  3927. int
  3928. mips_output_external_libcall (file, name)
  3929.      FILE *file;
  3930.      char *name;
  3931. {
  3932.   register struct extern_list *p;
  3933.  
  3934.   p = (struct extern_list *)permalloc ((long) sizeof (struct extern_list));
  3935.   p->next = extern_head;
  3936.   p->name = name;
  3937.   p->size = -1;
  3938.   extern_head = p;
  3939.  
  3940.   return 0;
  3941. }
  3942. #endif
  3943.  
  3944.  
  3945. /* Compute a string to use as a temporary file name.  */
  3946.  
  3947. /* On MSDOS, write temp files in current dir
  3948.    because there's no place else we can expect to use.  */
  3949. #if __MSDOS__
  3950. #ifndef P_tmpdir
  3951. #define P_tmpdir "./"
  3952. #endif
  3953. #endif
  3954.  
  3955. static FILE *
  3956. make_temp_file ()
  3957. {
  3958.   FILE *stream;
  3959.   char *base = getenv ("TMPDIR");
  3960.   int len;
  3961.  
  3962.   if (base == (char *)0)
  3963.     {
  3964. #ifdef P_tmpdir
  3965.       if (access (P_tmpdir, R_OK | W_OK) == 0)
  3966.     base = P_tmpdir;
  3967.       else
  3968. #endif
  3969.     if (access ("/usr/tmp", R_OK | W_OK) == 0)
  3970.       base = "/usr/tmp/";
  3971.     else
  3972.       base = "/tmp/";
  3973.     }
  3974.  
  3975.   len = strlen (base);
  3976.   /* temp_filename is global, so we must use malloc, not alloca.  */
  3977.   temp_filename = (char *) xmalloc (len + sizeof("/ctXXXXXX"));
  3978.   strcpy (temp_filename, base);
  3979.   if (len > 0 && temp_filename[len-1] != '/')
  3980.     temp_filename[len++] = '/';
  3981.  
  3982.   strcpy (temp_filename + len, "ctXXXXXX");
  3983.   mktemp (temp_filename);
  3984.  
  3985.   stream = fopen (temp_filename, "w+");
  3986.   if (!stream)
  3987.     pfatal_with_name (temp_filename);
  3988.  
  3989. #ifndef __MSDOS__
  3990.   /* In MSDOS, we cannot unlink the temporary file until we are finished using
  3991.      it.  Otherwise, we delete it now, so that it will be gone even if the
  3992.      compiler happens to crash.  */
  3993.   unlink (temp_filename);
  3994. #endif
  3995.   return stream;
  3996. }
  3997.  
  3998.  
  3999. /* Emit a new filename to a stream.  If this is MIPS ECOFF, watch out
  4000.    for .file's that start within a function.  If we are smuggling stabs, try to
  4001.    put out a MIPS ECOFF file and a stab.  */
  4002.  
  4003. void
  4004. mips_output_filename (stream, name)
  4005.      FILE *stream;
  4006.      char *name;
  4007. {
  4008.   static int first_time = TRUE;
  4009.   char ltext_label_name[100];
  4010.  
  4011.   if (first_time)
  4012.     {
  4013.       first_time = FALSE;
  4014.       SET_FILE_NUMBER ();
  4015.       current_function_file = name;
  4016.       ASM_OUTPUT_FILENAME (stream, num_source_filenames, name);
  4017.       /* This tells mips-tfile that stabs will follow.  */
  4018.       if (!TARGET_GAS && write_symbols == DBX_DEBUG)
  4019.     fprintf (stream, "\t#@stabs\n");
  4020.     }
  4021.  
  4022.   else if (write_symbols == DBX_DEBUG)
  4023.     {
  4024.       ASM_GENERATE_INTERNAL_LABEL (ltext_label_name, "Ltext", 0);
  4025.       fprintf (stream, "%s ", ASM_STABS_OP);
  4026.       output_quoted_string (stream, name);
  4027.       fprintf (stream, ",%d,0,0,%s\n", N_SOL, <ext_label_name[1]);
  4028.     }
  4029.  
  4030.   else if (name != current_function_file
  4031.       && strcmp (name, current_function_file) != 0)
  4032.     {
  4033.       if (inside_function && !TARGET_GAS)
  4034.     {
  4035.       if (!file_in_function_warning)
  4036.         {
  4037.           file_in_function_warning = TRUE;
  4038.           ignore_line_number = TRUE;
  4039.           warning ("MIPS ECOFF format does not allow changing filenames within functions with #line");
  4040.         }
  4041.     }
  4042.       else
  4043.     {
  4044.       SET_FILE_NUMBER ();
  4045.       current_function_file = name;
  4046.       ASM_OUTPUT_FILENAME (stream, num_source_filenames, name);
  4047.     }
  4048.     }
  4049. }
  4050.  
  4051.  
  4052. /* Emit a linenumber.  For encapsulated stabs, we need to put out a stab
  4053.    as well as a .loc, since it is possible that MIPS ECOFF might not be
  4054.    able to represent the location for inlines that come from a different
  4055.    file.  */
  4056.  
  4057. void
  4058. mips_output_lineno (stream, line)
  4059.      FILE *stream;
  4060.      int line;
  4061. {
  4062.   if (write_symbols == DBX_DEBUG)
  4063.     {
  4064.       ++sym_lineno;
  4065.       fprintf (stream, "%sLM%d:\n\t%s %d,0,%d,%sLM%d\n",
  4066.            LOCAL_LABEL_PREFIX, sym_lineno, ASM_STABN_OP, N_SLINE, line,
  4067.            LOCAL_LABEL_PREFIX, sym_lineno);
  4068.     }
  4069.  
  4070.   else
  4071.     {
  4072.       fprintf (stream, "\n\t%s.loc\t%d %d\n",
  4073.            (ignore_line_number) ? "#" : "",
  4074.            num_source_filenames, line);
  4075.   
  4076.       LABEL_AFTER_LOC (stream);
  4077.     }
  4078. }
  4079.  
  4080.  
  4081. /* If defined, a C statement to be executed just prior to the
  4082.    output of assembler code for INSN, to modify the extracted
  4083.    operands so they will be output differently.
  4084.  
  4085.    Here the argument OPVEC is the vector containing the operands
  4086.    extracted from INSN, and NOPERANDS is the number of elements of
  4087.    the vector which contain meaningful data for this insn.  The
  4088.    contents of this vector are what will be used to convert the
  4089.    insn template into assembler code, so you can change the
  4090.    assembler output by changing the contents of the vector.
  4091.  
  4092.    We use it to check if the current insn needs a nop in front of it
  4093.    because of load delays, and also to update the delay slot
  4094.    statistics.  */
  4095.  
  4096. /* ??? There is no real need for this function, because it never actually
  4097.    emits a NOP anymore.  */
  4098.  
  4099. void
  4100. final_prescan_insn (insn, opvec, noperands)
  4101.      rtx insn;
  4102.      rtx opvec[];
  4103.      int noperands;
  4104. {
  4105.   if (dslots_number_nops > 0)
  4106.     {
  4107.       rtx pattern = PATTERN (insn);
  4108.       int length = get_attr_length (insn);
  4109.  
  4110.       /* Do we need to emit a NOP? */
  4111.       if (length == 0
  4112.       || (mips_load_reg  != (rtx)0 && reg_mentioned_p (mips_load_reg,  pattern))
  4113.       || (mips_load_reg2 != (rtx)0 && reg_mentioned_p (mips_load_reg2, pattern))
  4114.       || (mips_load_reg3 != (rtx)0 && reg_mentioned_p (mips_load_reg3, pattern))
  4115.       || (mips_load_reg4 != (rtx)0 && reg_mentioned_p (mips_load_reg4, pattern)))
  4116.     fputs ("\t#nop\n", asm_out_file);
  4117.  
  4118.       else
  4119.     dslots_load_filled++;
  4120.  
  4121.       while (--dslots_number_nops > 0)
  4122.     fputs ("\t#nop\n", asm_out_file);
  4123.  
  4124.       mips_load_reg  = (rtx)0;
  4125.       mips_load_reg2 = (rtx)0;
  4126.       mips_load_reg3 = (rtx)0;
  4127.       mips_load_reg4 = (rtx)0;
  4128.     }
  4129.  
  4130.   if (TARGET_STATS)
  4131.     {
  4132.       enum rtx_code code = GET_CODE (insn);
  4133.       if (code == JUMP_INSN || code == CALL_INSN)
  4134.     dslots_jump_total++;
  4135.     }
  4136. }
  4137.  
  4138.  
  4139. /* Output at beginning of assembler file.
  4140.    If we are optimizing to use the global pointer, create a temporary
  4141.    file to hold all of the text stuff, and write it out to the end.
  4142.    This is needed because the MIPS assembler is evidently one pass,
  4143.    and if it hasn't seen the relevant .comm/.lcomm/.extern/.sdata
  4144.    declaration when the code is processed, it generates a two
  4145.    instruction sequence.  */
  4146.  
  4147. void
  4148. mips_asm_file_start (stream)
  4149.      FILE *stream;
  4150. {
  4151.   ASM_OUTPUT_SOURCE_FILENAME (stream, main_input_filename);
  4152.  
  4153.   /* Versions of the MIPS assembler before 2.20 generate errors
  4154.      if a branch inside of a .set noreorder section jumps to a
  4155.      label outside of the .set noreorder section.  Revision 2.20
  4156.      just set nobopt silently rather than fixing the bug.  */
  4157.  
  4158.   if (TARGET_MIPS_AS && optimize && flag_delayed_branch)
  4159.     fprintf (stream, "\t.set\tnobopt\n");
  4160.  
  4161.   /* Generate the pseudo ops that System V.4 wants.  */
  4162. #ifndef ABICALLS_ASM_OP
  4163. #define ABICALLS_ASM_OP ".abicalls"
  4164. #endif
  4165.   if (TARGET_ABICALLS)
  4166.     /* ??? but do not want this (or want pic0) if -non-shared? */
  4167.     fprintf (stream, "\t%s\n", ABICALLS_ASM_OP);
  4168.  
  4169.   /* Start a section, so that the first .popsection directive is guaranteed
  4170.      to have a previously defined section to pop back to.  */
  4171.   if (ABI_64BIT && mips_isa >= 3)
  4172.     fprintf (stream, "\t.section\t.text\n");
  4173.  
  4174.   /* This code exists so that we can put all externs before all symbol
  4175.      references.  This is necessary for the assembler's global pointer
  4176.      optimizations to work.  */
  4177.   /* ??? Current versions of gas do not require that externs occur before
  4178.      symbol references.  This means that this code is unnecessary when
  4179.      gas is being used.  This gas feature hasn't been well tested as yet
  4180.      though.  */
  4181.   if (TARGET_GP_OPT)
  4182.     {
  4183.       asm_out_data_file = stream;
  4184.       asm_out_text_file = make_temp_file ();
  4185.     }
  4186.   else
  4187.     asm_out_data_file = asm_out_text_file = stream;
  4188.  
  4189.   print_options (stream);
  4190. }
  4191.  
  4192.  
  4193. /* If we are optimizing the global pointer, emit the text section now
  4194.    and any small externs which did not have .comm, etc that are
  4195.    needed.  Also, give a warning if the data area is more than 32K and
  4196.    -pic because 3 instructions are needed to reference the data
  4197.    pointers.  */
  4198.  
  4199. void
  4200. mips_asm_file_end (file)
  4201.      FILE *file;
  4202. {
  4203.   char buffer[8192];
  4204.   tree name_tree;
  4205.   struct extern_list *p;
  4206.   int len;
  4207.  
  4208.   if (HALF_PIC_P ())
  4209.     HALF_PIC_FINISH (file);
  4210.  
  4211.   if (extern_head)
  4212.     {
  4213.       fputs ("\n", file);
  4214.  
  4215.       for (p = extern_head; p != 0; p = p->next)
  4216.     {
  4217.       name_tree = get_identifier (p->name);
  4218.  
  4219.       /* Positively ensure only one .extern for any given symbol.  */
  4220.       if (! TREE_ASM_WRITTEN (name_tree))
  4221.         {
  4222.           TREE_ASM_WRITTEN (name_tree) = 1;
  4223. #ifdef ASM_OUTPUT_UNDEF_FUNCTION
  4224.           if (p->size == -1)
  4225.         ASM_OUTPUT_UNDEF_FUNCTION (file, p->name);
  4226.           else
  4227. #endif
  4228.         {
  4229.           fputs ("\t.extern\t", file);
  4230.           assemble_name (file, p->name);
  4231.           fprintf (file, ", %d\n", p->size);
  4232.         }
  4233.         }
  4234.     }
  4235.     }
  4236.       
  4237.   if (TARGET_GP_OPT)
  4238.     {
  4239.       fprintf (file, "\n\t.text\n");
  4240.       rewind (asm_out_text_file);
  4241.       if (ferror (asm_out_text_file))
  4242.     fatal_io_error (temp_filename);
  4243.  
  4244.       while ((len = fread (buffer, 1, sizeof (buffer), asm_out_text_file)) > 0)
  4245.     if (fwrite (buffer, 1, len, file) != len)
  4246.       pfatal_with_name (asm_file_name);
  4247.  
  4248.       if (len < 0)
  4249.     pfatal_with_name (temp_filename);
  4250.  
  4251.       if (fclose (asm_out_text_file) != 0)
  4252.     pfatal_with_name (temp_filename);
  4253.  
  4254. #ifdef __MSDOS__
  4255.       unlink (temp_filename);
  4256. #endif
  4257.     }
  4258. }
  4259.  
  4260.  
  4261. /* Emit either a label, .comm, or .lcomm directive, and mark
  4262.    that the symbol is used, so that we don't emit an .extern
  4263.    for it in mips_asm_file_end.  */
  4264.  
  4265. void
  4266. mips_declare_object (stream, name, init_string, final_string, size)
  4267.      FILE *stream;
  4268.      char *name;
  4269.      char *init_string;
  4270.      char *final_string;
  4271.      int size;
  4272. {
  4273.   fputs (init_string, stream);        /* "", "\t.comm\t", or "\t.lcomm\t" */
  4274.   assemble_name (stream, name);
  4275.   fprintf (stream, final_string, size);    /* ":\n", ",%u\n", ",%u\n" */
  4276.  
  4277.   if (TARGET_GP_OPT)
  4278.     {
  4279.       tree name_tree = get_identifier (name);
  4280.       TREE_ASM_WRITTEN (name_tree) = 1;
  4281.     }
  4282. }
  4283.  
  4284.  
  4285. /* Output a double precision value to the assembler.  If both the
  4286.    host and target are IEEE, emit the values in hex.  */
  4287.  
  4288. void
  4289. mips_output_double (stream, value)
  4290.      FILE *stream;
  4291.      REAL_VALUE_TYPE value;
  4292. {
  4293. #ifdef REAL_VALUE_TO_TARGET_DOUBLE
  4294.   long value_long[2];
  4295.   REAL_VALUE_TO_TARGET_DOUBLE (value, value_long);
  4296.  
  4297.   fprintf (stream, "\t.word\t0x%08lx\t\t# %.20g\n\t.word\t0x%08lx\n",
  4298.        value_long[0], value, value_long[1]);
  4299. #else
  4300.   fprintf (stream, "\t.double\t%.20g\n", value);
  4301. #endif
  4302. }
  4303.  
  4304.  
  4305. /* Output a single precision value to the assembler.  If both the
  4306.    host and target are IEEE, emit the values in hex.  */
  4307.  
  4308. void
  4309. mips_output_float (stream, value)
  4310.      FILE *stream;
  4311.      REAL_VALUE_TYPE value;
  4312. {
  4313. #ifdef REAL_VALUE_TO_TARGET_SINGLE
  4314.   long value_long;
  4315.   REAL_VALUE_TO_TARGET_SINGLE (value, value_long);
  4316.  
  4317.   fprintf (stream, "\t.word\t0x%08lx\t\t# %.12g (float)\n", value_long, value);
  4318. #else
  4319.   fprintf (stream, "\t.float\t%.12g\n", value);
  4320. #endif
  4321. }
  4322.  
  4323.  
  4324. /* Return TRUE if any register used in the epilogue is used.  This to insure
  4325.    any insn put into the epilogue delay slots is safe.  */
  4326.  
  4327. int
  4328. epilogue_reg_mentioned_p (insn)
  4329.      rtx insn;
  4330. {
  4331.   register char *fmt;
  4332.   register int i;
  4333.   register enum rtx_code code;
  4334.   register int regno;
  4335.  
  4336.   if (insn == (rtx)0)
  4337.     return 0;
  4338.  
  4339.   if (GET_CODE (insn) == LABEL_REF)
  4340.     return 0;
  4341.  
  4342.   code = GET_CODE (insn);
  4343.   switch (code)
  4344.     {
  4345.     case REG:
  4346.       regno = REGNO (insn);
  4347.       if (regno == STACK_POINTER_REGNUM)
  4348.     return 1;
  4349.  
  4350.       if (regno == FRAME_POINTER_REGNUM && frame_pointer_needed)
  4351.     return 1;
  4352.  
  4353.       if (!call_used_regs[regno])
  4354.     return 1;
  4355.  
  4356.       if (regno != MIPS_TEMP1_REGNUM && regno != MIPS_TEMP2_REGNUM)
  4357.     return 0;
  4358.  
  4359.       if (!current_frame_info.initialized)
  4360.     compute_frame_size (get_frame_size ());
  4361.  
  4362.       return (current_frame_info.total_size >= 32768);
  4363.  
  4364.     case SCRATCH:
  4365.     case CC0:
  4366.     case PC:
  4367.     case CONST_INT:
  4368.     case CONST_DOUBLE:
  4369.       return 0;
  4370.     }
  4371.  
  4372.   fmt = GET_RTX_FORMAT (code);
  4373.   for (i = GET_RTX_LENGTH (code) - 1; i >= 0; i--)
  4374.     {
  4375.       if (fmt[i] == 'E')
  4376.     {
  4377.       register int j;
  4378.       for (j = XVECLEN (insn, i) - 1; j >= 0; j--)
  4379.         if (epilogue_reg_mentioned_p (XVECEXP (insn, i, j)))
  4380.           return 1;
  4381.     }
  4382.       else if (fmt[i] == 'e' && epilogue_reg_mentioned_p (XEXP (insn, i)))
  4383.     return 1;
  4384.     }
  4385.  
  4386.   return 0;
  4387. }
  4388.  
  4389. /* Return the bytes needed to compute the frame pointer from the current
  4390.    stack pointer.
  4391.  
  4392.    Mips stack frames look like:
  4393.  
  4394.              Before call                After call
  4395.         +-----------------------+    +-----------------------+
  4396.    high |            |       |                  |
  4397.    mem. |                |    |            |
  4398.         |  caller's temps.        |       |  caller's temps.        |
  4399.     |               |       |                   |
  4400.         +-----------------------+    +-----------------------+
  4401.      |               |    |                |
  4402.         |  arguments on stack.  |    |  arguments on stack.  |
  4403.     |               |    |            |
  4404.         +-----------------------+    +-----------------------+
  4405.      |  4 words to save         |    |  4 words to save    |
  4406.     |  arguments passed    |    |  arguments passed    |
  4407.     |  in registers, even    |    |  in registers, even    |
  4408.     SP->|  if not passed.       |  VFP->|  if not passed.    |
  4409.     +-----------------------+       +-----------------------+
  4410.                     |                |
  4411.                                         |  fp register save     |
  4412.                     |            |
  4413.                     +-----------------------+
  4414.                     |                |
  4415.                                         |  gp register save     |
  4416.                                         |               |
  4417.                     +-----------------------+
  4418.                     |            |
  4419.                     |  local variables    |
  4420.                     |            |
  4421.                     +-----------------------+
  4422.                     |            |
  4423.                                         |  alloca allocations   |
  4424.                         |            |
  4425.                     +-----------------------+
  4426.                     |            |
  4427.                     |  GP save for V.4 abi    |
  4428.                     |            |
  4429.                     +-----------------------+
  4430.                     |            |
  4431.                                         |  arguments on stack   |
  4432.                         |                |
  4433.                     +-----------------------+
  4434.                                         |  4 words to save      |
  4435.                     |  arguments passed     |
  4436.                                         |  in registers, even   |
  4437.    low                              SP->|  if not passed.       |
  4438.    memory                    +-----------------------+
  4439.  
  4440. */
  4441.  
  4442. long
  4443. compute_frame_size (size)
  4444.      int size;            /* # of var. bytes allocated */
  4445. {
  4446.   int regno;
  4447.   long total_size;        /* # bytes that the entire frame takes up */
  4448.   long var_size;        /* # bytes that variables take up */
  4449.   long args_size;        /* # bytes that outgoing arguments take up */
  4450.   long extra_size;        /* # extra bytes */
  4451.   long gp_reg_rounded;        /* # bytes needed to store gp after rounding */
  4452.   long gp_reg_size;        /* # bytes needed to store gp regs */
  4453.   long fp_reg_size;        /* # bytes needed to store fp regs */
  4454.   long mask;            /* mask of saved gp registers */
  4455.   long fmask;            /* mask of saved fp registers */
  4456.   int  fp_inc;            /* 1 or 2 depending on the size of fp regs */
  4457.   long fp_bits;            /* bitmask to use for each fp register */
  4458.  
  4459.   gp_reg_size     = 0;
  4460.   fp_reg_size     = 0;
  4461.   mask         = 0;
  4462.   fmask         = 0;
  4463.   extra_size     = MIPS_STACK_ALIGN (((TARGET_ABICALLS) ? UNITS_PER_WORD : 0));
  4464.   var_size     = MIPS_STACK_ALIGN (size);
  4465.   args_size     = MIPS_STACK_ALIGN (current_function_outgoing_args_size);
  4466.  
  4467.   /* The MIPS 3.0 linker does not like functions that dynamically
  4468.      allocate the stack and have 0 for STACK_DYNAMIC_OFFSET, since it
  4469.      looks like we are trying to create a second frame pointer to the
  4470.      function, so allocate some stack space to make it happy.  */
  4471.  
  4472.   if (args_size == 0 && current_function_calls_alloca)
  4473.     args_size = 4*UNITS_PER_WORD;
  4474.  
  4475.   total_size = var_size + args_size + extra_size;
  4476.  
  4477.   /* Calculate space needed for gp registers.  */
  4478.   for (regno = GP_REG_FIRST; regno <= GP_REG_LAST; regno++)
  4479.     {
  4480.       if (MUST_SAVE_REGISTER (regno))
  4481.     {
  4482.       gp_reg_size += UNITS_PER_WORD;
  4483.       mask |= 1L << (regno - GP_REG_FIRST);
  4484.     }
  4485.     }
  4486.  
  4487.   /* Calculate space needed for fp registers.  */
  4488.   if (TARGET_FLOAT64 || TARGET_SINGLE_FLOAT)
  4489.     {
  4490.       fp_inc = 1;
  4491.       fp_bits = 1;
  4492.     }
  4493.   else
  4494.     {
  4495.       fp_inc = 2;
  4496.       fp_bits = 3;
  4497.     }
  4498.  
  4499.   for (regno = FP_REG_FIRST; regno <= FP_REG_LAST; regno += fp_inc)
  4500.     {
  4501.       if (regs_ever_live[regno] && !call_used_regs[regno])
  4502.     {
  4503.       fp_reg_size += fp_inc * UNITS_PER_FPREG;
  4504.       fmask |= fp_bits << (regno - FP_REG_FIRST);
  4505.     }
  4506.     }
  4507.  
  4508.   gp_reg_rounded = MIPS_STACK_ALIGN (gp_reg_size);
  4509.   total_size += gp_reg_rounded + MIPS_STACK_ALIGN (fp_reg_size);
  4510.  
  4511.   /* The gp reg is caller saved in the 32 bit ABI, so there is no need
  4512.      for leaf routines (total_size == extra_size) to save the gp reg.
  4513.      The gp reg is callee saved in the 64 bit ABI, so all routines must
  4514.      save the gp reg.  */
  4515.   if (total_size == extra_size && ! (ABI_64BIT && mips_isa >= 3))
  4516.     total_size = extra_size = 0;
  4517.   else if (TARGET_ABICALLS)
  4518.     {
  4519.       /* Add the context-pointer to the saved registers.  */
  4520.       gp_reg_size += UNITS_PER_WORD;
  4521.       mask |= 1L << (PIC_OFFSET_TABLE_REGNUM - GP_REG_FIRST);
  4522.       total_size -= gp_reg_rounded;
  4523.       gp_reg_rounded = MIPS_STACK_ALIGN (gp_reg_size);
  4524.       total_size += gp_reg_rounded;
  4525.     }
  4526.  
  4527.   /* Add in space reserved on the stack by the callee for storing arguments
  4528.      passed in registers.  */
  4529.   if (ABI_64BIT && mips_isa >= 3)
  4530.     total_size += MIPS_STACK_ALIGN (current_function_pretend_args_size);
  4531.  
  4532.   /* Save other computed information.  */
  4533.   current_frame_info.total_size  = total_size;
  4534.   current_frame_info.var_size    = var_size;
  4535.   current_frame_info.args_size   = args_size;
  4536.   current_frame_info.extra_size  = extra_size;
  4537.   current_frame_info.gp_reg_size = gp_reg_size;
  4538.   current_frame_info.fp_reg_size = fp_reg_size;
  4539.   current_frame_info.mask     = mask;
  4540.   current_frame_info.fmask     = fmask;
  4541.   current_frame_info.initialized = reload_completed;
  4542.   current_frame_info.num_gp     = gp_reg_size / UNITS_PER_WORD;
  4543.   current_frame_info.num_fp     = fp_reg_size / (fp_inc * UNITS_PER_FPREG);
  4544.  
  4545.   if (mask)
  4546.     {
  4547.       unsigned long offset = (args_size + extra_size + var_size
  4548.                   + gp_reg_size - UNITS_PER_WORD);
  4549.       current_frame_info.gp_sp_offset = offset;
  4550.       current_frame_info.gp_save_offset = offset - total_size;
  4551.     }
  4552.   else
  4553.     {
  4554.       current_frame_info.gp_sp_offset = 0;
  4555.       current_frame_info.gp_save_offset = 0;
  4556.     }
  4557.  
  4558.  
  4559.   if (fmask)
  4560.     {
  4561.       unsigned long offset = (args_size + extra_size + var_size
  4562.                   + gp_reg_rounded + fp_reg_size
  4563.                   - fp_inc * UNITS_PER_FPREG);
  4564.       current_frame_info.fp_sp_offset = offset;
  4565.       current_frame_info.fp_save_offset = offset - total_size + UNITS_PER_WORD;
  4566.     }
  4567.   else
  4568.     {
  4569.       current_frame_info.fp_sp_offset = 0;
  4570.       current_frame_info.fp_save_offset = 0;
  4571.     }
  4572.  
  4573.   /* Ok, we're done.  */
  4574.   return total_size;
  4575. }
  4576.  
  4577.  
  4578. /* Common code to emit the insns (or to write the instructions to a file)
  4579.    to save/restore registers.
  4580.  
  4581.    Other parts of the code assume that MIPS_TEMP1_REGNUM (aka large_reg)
  4582.    is not modified within save_restore_insns.  */
  4583.  
  4584. #define BITSET_P(value,bit) (((value) & (1L << (bit))) != 0)
  4585.  
  4586. static void
  4587. save_restore_insns (store_p, large_reg, large_offset, file)
  4588.      int store_p;        /* true if this is prologue */
  4589.      rtx large_reg;        /* register holding large offset constant or NULL */
  4590.      long large_offset;        /* large constant offset value */
  4591.      FILE *file;        /* file to write instructions to instead of making RTL */
  4592. {
  4593.   long mask        = current_frame_info.mask;
  4594.   long fmask        = current_frame_info.fmask;
  4595.   int regno;
  4596.   rtx base_reg_rtx;
  4597.   long base_offset;
  4598.   long gp_offset;
  4599.   long fp_offset;
  4600.   long end_offset;
  4601.  
  4602.   if (frame_pointer_needed && !BITSET_P (mask, FRAME_POINTER_REGNUM - GP_REG_FIRST))
  4603.     abort ();
  4604.  
  4605.   if (mask == 0 && fmask == 0)
  4606.     return;
  4607.  
  4608.   /* Save registers starting from high to low.  The debuggers prefer
  4609.      at least the return register be stored at func+4, and also it
  4610.      allows us not to need a nop in the epilog if at least one
  4611.      register is reloaded in addition to return address.  */
  4612.  
  4613.   /* Save GP registers if needed.  */
  4614.   if (mask)
  4615.     {
  4616.       /* Pick which pointer to use as a base register.  For small
  4617.      frames, just use the stack pointer.  Otherwise, use a
  4618.      temporary register.  Save 2 cycles if the save area is near
  4619.      the end of a large frame, by reusing the constant created in
  4620.      the prologue/epilogue to adjust the stack frame.  */
  4621.  
  4622.       gp_offset  = current_frame_info.gp_sp_offset;
  4623.       end_offset = gp_offset - (current_frame_info.gp_reg_size - UNITS_PER_WORD);
  4624.  
  4625.       if (gp_offset < 0 || end_offset < 0)
  4626.     fatal ("gp_offset (%ld) or end_offset (%ld) is less than zero.",
  4627.            gp_offset, end_offset);
  4628.  
  4629.       else if (gp_offset < 32768)
  4630.     {
  4631.       base_reg_rtx = stack_pointer_rtx;
  4632.       base_offset  = 0;
  4633.     }
  4634.  
  4635.       else if (large_reg != (rtx)0
  4636.            && (((unsigned long)(large_offset - gp_offset))  < 32768)
  4637.            && (((unsigned long)(large_offset - end_offset)) < 32768))
  4638.     {
  4639.       base_reg_rtx = gen_rtx (REG, Pmode, MIPS_TEMP2_REGNUM);
  4640.       base_offset  = large_offset;
  4641.       if (file == (FILE *)0)
  4642.         {
  4643.           if (TARGET_LONG64)
  4644.         emit_insn (gen_adddi3 (base_reg_rtx, large_reg, stack_pointer_rtx));
  4645.           else
  4646.         emit_insn (gen_addsi3 (base_reg_rtx, large_reg, stack_pointer_rtx));
  4647.         }
  4648.       else
  4649.         fprintf (file, "\t%s\t%s,%s,%s\n",
  4650.              TARGET_LONG64 ? "daddu" : "addu",
  4651.              reg_names[MIPS_TEMP2_REGNUM],
  4652.              reg_names[REGNO (large_reg)],
  4653.              reg_names[STACK_POINTER_REGNUM]);
  4654.     }
  4655.  
  4656.       else
  4657.     {
  4658.       base_reg_rtx = gen_rtx (REG, Pmode, MIPS_TEMP2_REGNUM);
  4659.       base_offset  = gp_offset;
  4660.       if (file == (FILE *)0)
  4661.         {
  4662.           emit_move_insn (base_reg_rtx, GEN_INT (gp_offset));
  4663.           if (TARGET_LONG64)
  4664.         emit_insn (gen_adddi3 (base_reg_rtx, base_reg_rtx, stack_pointer_rtx));
  4665.           else
  4666.         emit_insn (gen_addsi3 (base_reg_rtx, base_reg_rtx, stack_pointer_rtx));
  4667.         }
  4668.       else
  4669.         fprintf (file, "\tli\t%s,0x%.08lx\t# %ld\n\t%s\t%s,%s,%s\n",
  4670.              reg_names[MIPS_TEMP2_REGNUM],
  4671.              (long)base_offset,
  4672.              (long)base_offset,
  4673.              TARGET_LONG64 ? "daddu" : "addu",
  4674.              reg_names[MIPS_TEMP2_REGNUM],
  4675.              reg_names[MIPS_TEMP2_REGNUM],
  4676.              reg_names[STACK_POINTER_REGNUM]);
  4677.     }
  4678.  
  4679.       for  (regno = GP_REG_LAST; regno >= GP_REG_FIRST; regno--)
  4680.     {
  4681.       if (BITSET_P (mask, regno - GP_REG_FIRST))
  4682.         {
  4683.           if (file == (FILE *)0)
  4684.         {
  4685.           rtx reg_rtx = gen_rtx (REG, word_mode, regno);
  4686.           rtx mem_rtx = gen_rtx (MEM, word_mode,
  4687.                      gen_rtx (PLUS, Pmode, base_reg_rtx,
  4688.                           GEN_INT (gp_offset - base_offset)));
  4689.  
  4690.           if (store_p)
  4691.             emit_move_insn (mem_rtx, reg_rtx);
  4692.           else if (!TARGET_ABICALLS || (ABI_64BIT && mips_isa >= 3)
  4693.                || regno != (PIC_OFFSET_TABLE_REGNUM - GP_REG_FIRST))
  4694.             emit_move_insn (reg_rtx, mem_rtx);
  4695.         }
  4696.           else
  4697.         {
  4698.           if (store_p || !TARGET_ABICALLS || (ABI_64BIT && mips_isa >= 3)
  4699.               || regno != (PIC_OFFSET_TABLE_REGNUM - GP_REG_FIRST))
  4700.             fprintf (file, "\t%s\t%s,%ld(%s)\n",
  4701.                  (TARGET_64BIT
  4702.                   ? (store_p) ? "sd" : "ld"
  4703.                   : (store_p) ? "sw" : "lw"),
  4704.                  reg_names[regno],
  4705.                  gp_offset - base_offset,
  4706.                  reg_names[REGNO(base_reg_rtx)]);
  4707.  
  4708.         }
  4709.           gp_offset -= UNITS_PER_WORD;
  4710.         }
  4711.     }
  4712.     }
  4713.   else
  4714.     {
  4715.       base_reg_rtx = (rtx)0;        /* Make sure these are initialized */
  4716.       base_offset  = 0;
  4717.     }
  4718.  
  4719.   /* Save floating point registers if needed.  */
  4720.   if (fmask)
  4721.     {
  4722.       int fp_inc = (TARGET_FLOAT64 || TARGET_SINGLE_FLOAT) ? 1 : 2;
  4723.       int fp_size = fp_inc * UNITS_PER_FPREG;
  4724.  
  4725.       /* Pick which pointer to use as a base register.  */
  4726.       fp_offset  = current_frame_info.fp_sp_offset;
  4727.       end_offset = fp_offset - (current_frame_info.fp_reg_size - fp_size);
  4728.  
  4729.       if (fp_offset < 0 || end_offset < 0)
  4730.     fatal ("fp_offset (%ld) or end_offset (%ld) is less than zero.",
  4731.            fp_offset, end_offset);
  4732.  
  4733.       else if (fp_offset < 32768)
  4734.     {
  4735.       base_reg_rtx = stack_pointer_rtx;
  4736.       base_offset  = 0;
  4737.     }
  4738.  
  4739.       else if (base_reg_rtx != (rtx)0
  4740.            && (((unsigned long)(base_offset - fp_offset))  < 32768)
  4741.            && (((unsigned long)(base_offset - end_offset)) < 32768))
  4742.     {
  4743.       ;            /* already set up for gp registers above */
  4744.     }
  4745.  
  4746.       else if (large_reg != (rtx)0
  4747.            && (((unsigned long)(large_offset - fp_offset))  < 32768)
  4748.            && (((unsigned long)(large_offset - end_offset)) < 32768))
  4749.     {
  4750.       base_reg_rtx = gen_rtx (REG, Pmode, MIPS_TEMP2_REGNUM);
  4751.       base_offset  = large_offset;
  4752.       if (file == (FILE *)0)
  4753.         {
  4754.           if (TARGET_LONG64)
  4755.         emit_insn (gen_adddi3 (base_reg_rtx, large_reg, stack_pointer_rtx));
  4756.           else
  4757.         emit_insn (gen_addsi3 (base_reg_rtx, large_reg, stack_pointer_rtx));
  4758.         }
  4759.       else
  4760.         fprintf (file, "\t%s\t%s,%s,%s\n",
  4761.              TARGET_LONG64 ? "daddu" : "addu",
  4762.              reg_names[MIPS_TEMP2_REGNUM],
  4763.              reg_names[REGNO (large_reg)],
  4764.              reg_names[STACK_POINTER_REGNUM]);
  4765.     }
  4766.  
  4767.       else
  4768.     {
  4769.       base_reg_rtx = gen_rtx (REG, Pmode, MIPS_TEMP2_REGNUM);
  4770.       base_offset  = fp_offset;
  4771.       if (file == (FILE *)0)
  4772.         {
  4773.           emit_move_insn (base_reg_rtx, GEN_INT (fp_offset));
  4774.           if (TARGET_LONG64)
  4775.         emit_insn (gen_adddi3 (base_reg_rtx, base_reg_rtx, stack_pointer_rtx));
  4776.           else
  4777.         emit_insn (gen_addsi3 (base_reg_rtx, base_reg_rtx, stack_pointer_rtx));
  4778.         }
  4779.       else
  4780.         fprintf (file, "\tli\t%s,0x%.08lx\t# %ld\n\t%s\t%s,%s,%s\n",
  4781.              reg_names[MIPS_TEMP2_REGNUM],
  4782.              (long)base_offset,
  4783.              (long)base_offset,
  4784.              TARGET_LONG64 ? "daddu" : "addu",
  4785.              reg_names[MIPS_TEMP2_REGNUM],
  4786.              reg_names[MIPS_TEMP2_REGNUM],
  4787.              reg_names[STACK_POINTER_REGNUM]);
  4788.     }
  4789.  
  4790.       for  (regno = FP_REG_LAST-1; regno >= FP_REG_FIRST; regno -= fp_inc)
  4791.     {
  4792.       if (BITSET_P (fmask, regno - FP_REG_FIRST))
  4793.         {
  4794.           if (file == (FILE *)0)
  4795.         {
  4796.           enum machine_mode sz =
  4797.             TARGET_SINGLE_FLOAT ? SFmode : DFmode;
  4798.           rtx reg_rtx = gen_rtx (REG, sz, regno);
  4799.           rtx mem_rtx = gen_rtx (MEM, sz,
  4800.                      gen_rtx (PLUS, Pmode, base_reg_rtx,
  4801.                           GEN_INT (fp_offset - base_offset)));
  4802.  
  4803.           if (store_p)
  4804.             emit_move_insn (mem_rtx, reg_rtx);
  4805.           else
  4806.             emit_move_insn (reg_rtx, mem_rtx);
  4807.         }
  4808.           else
  4809.         fprintf (file, "\t%s\t%s,%ld(%s)\n",
  4810.              (TARGET_SINGLE_FLOAT
  4811.               ? ((store_p) ? "s.s" : "l.s")
  4812.               : ((store_p) ? "s.d" : "l.d")),
  4813.              reg_names[regno],
  4814.              fp_offset - base_offset,
  4815.              reg_names[REGNO(base_reg_rtx)]);
  4816.  
  4817.  
  4818.           fp_offset -= fp_size;
  4819.         }
  4820.     }
  4821.     }
  4822. }
  4823.  
  4824.  
  4825. /* Set up the stack and frame (if desired) for the function.  */
  4826.  
  4827. void
  4828. function_prologue (file, size)
  4829.      FILE *file;
  4830.      int size;
  4831. {
  4832.   long tsize = current_frame_info.total_size;
  4833.  
  4834.   ASM_OUTPUT_SOURCE_FILENAME (file, DECL_SOURCE_FILE (current_function_decl));
  4835.  
  4836. #ifdef SDB_DEBUGGING_INFO
  4837.   if (debug_info_level != DINFO_LEVEL_TERSE && write_symbols == SDB_DEBUG)
  4838.     ASM_OUTPUT_SOURCE_LINE (file, DECL_SOURCE_LINE (current_function_decl));
  4839. #endif
  4840.  
  4841.   inside_function = 1;
  4842.   fputs ("\t.ent\t", file);
  4843.   assemble_name (file, current_function_name);
  4844.   fputs ("\n", file);
  4845.  
  4846.   assemble_name (file, current_function_name);
  4847.   fputs (":\n", file);
  4848.  
  4849.   fprintf (file, "\t.frame\t%s,%d,%s\t\t# vars= %d, regs= %d/%d, args= %d, extra= %d\n",
  4850.        reg_names[ (frame_pointer_needed) ? FRAME_POINTER_REGNUM : STACK_POINTER_REGNUM ],
  4851.        tsize,
  4852.        reg_names[31 + GP_REG_FIRST],
  4853.        current_frame_info.var_size,
  4854.        current_frame_info.num_gp,
  4855.        current_frame_info.num_fp,
  4856.        current_function_outgoing_args_size,
  4857.        current_frame_info.extra_size);
  4858.  
  4859.   fprintf (file, "\t.mask\t0x%08lx,%d\n\t.fmask\t0x%08lx,%d\n",
  4860.        current_frame_info.mask,
  4861.        current_frame_info.gp_save_offset,
  4862.        current_frame_info.fmask,
  4863.        current_frame_info.fp_save_offset);
  4864.  
  4865.   if (TARGET_ABICALLS && ! (ABI_64BIT && mips_isa >= 3))
  4866.     {
  4867.       char *sp_str = reg_names[STACK_POINTER_REGNUM];
  4868.  
  4869.       fprintf (file, "\t.set\tnoreorder\n\t.cpload\t%s\n\t.set\treorder\n",
  4870.            reg_names[PIC_FUNCTION_ADDR_REGNUM]);
  4871.       if (tsize > 0)
  4872.     {
  4873.       fprintf (file, "\t%s\t%s,%s,%d\n",
  4874.            (TARGET_LONG64 ? "dsubu" : "subu"),
  4875.            sp_str, sp_str, tsize);
  4876.       fprintf (file, "\t.cprestore %d\n", current_frame_info.args_size);
  4877.     }
  4878.     }
  4879. }
  4880.  
  4881.  
  4882. /* Expand the prologue into a bunch of separate insns.  */
  4883.  
  4884. void
  4885. mips_expand_prologue ()
  4886. {
  4887.   int regno;
  4888.   long tsize;
  4889.   rtx tmp_rtx     = (rtx)0;
  4890.   char *arg_name = (char *)0;
  4891.   tree fndecl     = current_function_decl;
  4892.   tree fntype     = TREE_TYPE (fndecl);
  4893.   tree fnargs     = (TREE_CODE (fntype) != METHOD_TYPE)
  4894.             ? DECL_ARGUMENTS (fndecl)
  4895.             : 0;
  4896.   rtx next_arg_reg;
  4897.   int i;
  4898.   tree next_arg;
  4899.   tree cur_arg;
  4900.   CUMULATIVE_ARGS args_so_far;
  4901.  
  4902.   /* If struct value address is treated as the first argument, make it so.  */
  4903.   if (aggregate_value_p (DECL_RESULT (fndecl))
  4904.       && ! current_function_returns_pcc_struct
  4905.       && struct_value_incoming_rtx == 0)
  4906.     {
  4907.       tree type = build_pointer_type (fntype);
  4908.       tree function_result_decl = build_decl (PARM_DECL, NULL_TREE, type);
  4909.       DECL_ARG_TYPE (function_result_decl) = type;
  4910.       TREE_CHAIN (function_result_decl) = fnargs;
  4911.       fnargs = function_result_decl;
  4912.     }
  4913.  
  4914.   /* Determine the last argument, and get its name.  */
  4915.  
  4916.   INIT_CUMULATIVE_ARGS (args_so_far, fntype, (rtx)0);
  4917.   regno = GP_ARG_FIRST;
  4918.  
  4919.   for (cur_arg = fnargs; cur_arg != (tree)0; cur_arg = next_arg)
  4920.     {
  4921.       tree passed_type = DECL_ARG_TYPE (cur_arg);
  4922.       enum machine_mode passed_mode = TYPE_MODE (passed_type);
  4923.       rtx entry_parm;
  4924.  
  4925.       if (TYPE_NEEDS_CONSTRUCTING (passed_type))
  4926.     {
  4927.       passed_type = build_pointer_type (passed_type);
  4928.       passed_mode = Pmode;
  4929.     }
  4930.  
  4931.       entry_parm = FUNCTION_ARG (args_so_far, passed_mode, passed_type, 1);
  4932.  
  4933.       if (entry_parm)
  4934.     {
  4935.       int words;
  4936.  
  4937.       /* passed in a register, so will get homed automatically */
  4938.       if (GET_MODE (entry_parm) == BLKmode)
  4939.         words = (int_size_in_bytes (passed_type) + 3) / 4;
  4940.       else
  4941.         words = (GET_MODE_SIZE (GET_MODE (entry_parm)) + 3) / 4;
  4942.  
  4943.       regno = REGNO (entry_parm) + words - 1;
  4944.     }
  4945.       else
  4946.     {
  4947.       regno = GP_ARG_LAST+1;
  4948.       break;
  4949.     }
  4950.  
  4951.       FUNCTION_ARG_ADVANCE (args_so_far, passed_mode, passed_type, 1);
  4952.  
  4953.       next_arg = TREE_CHAIN (cur_arg);
  4954.       if (next_arg == (tree)0)
  4955.     {
  4956.       if (DECL_NAME (cur_arg))
  4957.         arg_name = IDENTIFIER_POINTER (DECL_NAME (cur_arg));
  4958.  
  4959.       break;
  4960.     }
  4961.     }
  4962.  
  4963.   /* In order to pass small structures by value in registers
  4964.      compatibly with the MIPS compiler, we need to shift the value
  4965.      into the high part of the register.  Function_arg has encoded a
  4966.      PARALLEL rtx, holding a vector of adjustments to be made as the
  4967.      next_arg_reg variable, so we split up the insns, and emit them
  4968.      separately.  */
  4969.  
  4970.   next_arg_reg = FUNCTION_ARG (args_so_far, VOIDmode, void_type_node, 1);
  4971.   if (next_arg_reg != (rtx)0 && GET_CODE (next_arg_reg) == PARALLEL)
  4972.     {
  4973.       rtvec adjust = XVEC (next_arg_reg, 0);
  4974.       int num = GET_NUM_ELEM (adjust);
  4975.  
  4976.       for (i = 0; i < num; i++)
  4977.     {
  4978.       rtx pattern = RTVEC_ELT (adjust, i);
  4979.       if (GET_CODE (pattern) != SET
  4980.           || GET_CODE (SET_SRC (pattern)) != ASHIFT)
  4981.         abort_with_insn (pattern, "Insn is not a shift");
  4982.  
  4983.       PUT_CODE (SET_SRC (pattern), ASHIFTRT);
  4984.       emit_insn (pattern);
  4985.     }
  4986.     }
  4987.  
  4988.   tsize = compute_frame_size (get_frame_size ());
  4989.  
  4990.   /* If this function is a varargs function, store any registers that
  4991.      would normally hold arguments ($4 - $7) on the stack.  */
  4992.   if ((! ABI_64BIT || mips_isa < 3)
  4993.       && ((TYPE_ARG_TYPES (fntype) != 0
  4994.        && (TREE_VALUE (tree_last (TYPE_ARG_TYPES (fntype))) != void_type_node))
  4995.       || (arg_name != (char *)0
  4996.           && ((arg_name[0] == '_' && strcmp (arg_name, "__builtin_va_alist") == 0)
  4997.           || (arg_name[0] == 'v' && strcmp (arg_name, "va_alist") == 0)))))
  4998.     {
  4999.       int offset = (regno - GP_ARG_FIRST) * UNITS_PER_WORD;
  5000.       rtx ptr = stack_pointer_rtx;
  5001.  
  5002.       /* If we are doing svr4-abi, sp has already been decremented by tsize. */
  5003.       if (TARGET_ABICALLS && ! (ABI_64BIT && mips_isa >= 3))
  5004.     offset += tsize;
  5005.  
  5006.       for (; regno <= GP_ARG_LAST; regno++)
  5007.     {
  5008.       if (offset != 0)
  5009.         ptr = gen_rtx (PLUS, Pmode, stack_pointer_rtx, GEN_INT (offset));
  5010.       emit_move_insn (gen_rtx (MEM, word_mode, ptr),
  5011.               gen_rtx (REG, word_mode, regno));
  5012.       offset += UNITS_PER_WORD;
  5013.     }
  5014.     }
  5015.  
  5016.   if (tsize > 0)
  5017.     {
  5018.       rtx tsize_rtx = GEN_INT (tsize);
  5019.  
  5020.       /* If we are doing svr4-abi, sp move is done by function_prologue.  */
  5021.       if (!TARGET_ABICALLS || (ABI_64BIT && mips_isa >= 3))
  5022.     {
  5023.       if (tsize > 32767)
  5024.         {
  5025.           tmp_rtx = gen_rtx (REG, Pmode, MIPS_TEMP1_REGNUM);
  5026.           emit_move_insn (tmp_rtx, tsize_rtx);
  5027.           tsize_rtx = tmp_rtx;
  5028.         }
  5029.  
  5030.       if (TARGET_LONG64)
  5031.         emit_insn (gen_subdi3 (stack_pointer_rtx, stack_pointer_rtx,
  5032.                    tsize_rtx));
  5033.       else
  5034.         emit_insn (gen_subsi3 (stack_pointer_rtx, stack_pointer_rtx,
  5035.                    tsize_rtx));
  5036.     }
  5037.  
  5038.       save_restore_insns (TRUE, tmp_rtx, tsize, (FILE *)0);
  5039.  
  5040.       if (frame_pointer_needed)
  5041.     {
  5042.       if (TARGET_64BIT)
  5043.         emit_insn (gen_movdi (frame_pointer_rtx, stack_pointer_rtx));
  5044.       else
  5045.         emit_insn (gen_movsi (frame_pointer_rtx, stack_pointer_rtx));
  5046.     }
  5047.  
  5048.       if (TARGET_ABICALLS && (ABI_64BIT && mips_isa >= 3))
  5049.     emit_insn (gen_loadgp (XEXP (DECL_RTL (current_function_decl), 0)));
  5050.     }
  5051.  
  5052.   /* If we are profiling, make sure no instructions are scheduled before
  5053.      the call to mcount.  */
  5054.  
  5055.   if (profile_flag || profile_block_flag)
  5056.     emit_insn (gen_blockage ());
  5057. }
  5058.  
  5059.  
  5060. /* Do any necessary cleanup after a function to restore stack, frame, and regs. */
  5061.  
  5062. #define RA_MASK ((long) 0x80000000)    /* 1 << 31 */
  5063. #define PIC_OFFSET_TABLE_MASK (1 << (PIC_OFFSET_TABLE_REGNUM - GP_REG_FIRST))
  5064.  
  5065. void
  5066. function_epilogue (file, size)
  5067.      FILE *file;
  5068.      int size;
  5069. {
  5070.   long tsize;
  5071.   char *sp_str = reg_names[STACK_POINTER_REGNUM];
  5072.   char *t1_str = reg_names[MIPS_TEMP1_REGNUM];
  5073.   rtx epilogue_delay = current_function_epilogue_delay_list;
  5074.   int noreorder = (epilogue_delay != 0);
  5075.   int noepilogue = FALSE;
  5076.   int load_nop = FALSE;
  5077.   int load_only_r31;
  5078.   rtx tmp_rtx = (rtx)0;
  5079.   rtx restore_rtx;
  5080.   int i;
  5081.  
  5082.   /* The epilogue does not depend on any registers, but the stack
  5083.      registers, so we assume that if we have 1 pending nop, it can be
  5084.      ignored, and 2 it must be filled (2 nops occur for integer
  5085.      multiply and divide).  */
  5086.  
  5087.   if (dslots_number_nops > 0)
  5088.     {
  5089.       if (dslots_number_nops == 1)
  5090.     {
  5091.       dslots_number_nops = 0;
  5092.       dslots_load_filled++;
  5093.     }
  5094.       else
  5095.     {
  5096.       while (--dslots_number_nops > 0)
  5097.         fputs ("\t#nop\n", asm_out_file);
  5098.     }
  5099.     }
  5100.  
  5101.   if (set_noat != 0)
  5102.     {
  5103.       set_noat = 0;
  5104.       fputs ("\t.set\tat\n", file);
  5105.       error ("internal gcc error: .set noat left on in epilogue");
  5106.     }
  5107.  
  5108.   if (set_nomacro != 0)
  5109.     {
  5110.       set_nomacro = 0;
  5111.       fputs ("\t.set\tmacro\n", file);
  5112.       error ("internal gcc error: .set nomacro left on in epilogue");
  5113.     }
  5114.  
  5115.   if (set_noreorder != 0)
  5116.     {
  5117.       set_noreorder = 0;
  5118.       fputs ("\t.set\treorder\n", file);
  5119.       error ("internal gcc error: .set noreorder left on in epilogue");
  5120.     }
  5121.  
  5122.   if (set_volatile != 0)
  5123.     {
  5124.       set_volatile = 0;
  5125.       fprintf (file, "\t%s.set\tnovolatile\n", (TARGET_MIPS_AS) ? "" : "#");
  5126.       error ("internal gcc error: .set volatile left on in epilogue");
  5127.     }
  5128.  
  5129.   size = MIPS_STACK_ALIGN (size);
  5130.   tsize = (!current_frame_info.initialized)
  5131.         ? compute_frame_size (size)
  5132.         : current_frame_info.total_size;
  5133.  
  5134.   if (tsize == 0 && epilogue_delay == 0)
  5135.     {
  5136.       rtx insn = get_last_insn ();
  5137.  
  5138.       /* If the last insn was a BARRIER, we don't have to write any code
  5139.      because a jump (aka return) was put there.  */
  5140.       if (GET_CODE (insn) == NOTE)
  5141.     insn = prev_nonnote_insn (insn);
  5142.       if (insn && GET_CODE (insn) == BARRIER)
  5143.     noepilogue = TRUE;
  5144.  
  5145.       noreorder = FALSE;
  5146.     }
  5147.  
  5148.   if (!noepilogue)
  5149.     {
  5150.       /* In the reload sequence, we don't need to fill the load delay
  5151.      slots for most of the loads, also see if we can fill the final
  5152.      delay slot if not otherwise filled by the reload sequence.  */
  5153.  
  5154.       if (noreorder)
  5155.     fprintf (file, "\t.set\tnoreorder\n");
  5156.  
  5157.       if (tsize > 32767)
  5158.     {
  5159.       fprintf (file, "\tli\t%s,0x%.08lx\t# %ld\n", t1_str, (long)tsize, (long)tsize);
  5160.       tmp_rtx = gen_rtx (REG, Pmode, MIPS_TEMP1_REGNUM);
  5161.     }
  5162.  
  5163.       if (frame_pointer_needed)
  5164.     fprintf (file, "\tmove\t%s,%s\t\t\t# sp not trusted here\n",
  5165.          sp_str, reg_names[FRAME_POINTER_REGNUM]);
  5166.  
  5167.       save_restore_insns (FALSE, tmp_rtx, tsize, file);
  5168.  
  5169.       load_only_r31 = (((current_frame_info.mask
  5170.              & ~ (TARGET_ABICALLS && ! (ABI_64BIT && mips_isa >= 3)
  5171.                   ? PIC_OFFSET_TABLE_MASK : 0))
  5172.             == RA_MASK)
  5173.                && current_frame_info.fmask == 0);
  5174.  
  5175.       if (noreorder)
  5176.     {
  5177.       /* If the only register saved is the return address, we need a
  5178.          nop, unless we have an instruction to put into it.  Otherwise
  5179.          we don't since reloading multiple registers doesn't reference
  5180.          the register being loaded.  */
  5181.  
  5182.       if (load_only_r31)
  5183.         {
  5184.           if (epilogue_delay)
  5185.           final_scan_insn (XEXP (epilogue_delay, 0),
  5186.                    file,
  5187.                    1,             /* optimize */
  5188.                    -2,             /* prescan */
  5189.                    1);            /* nopeepholes */
  5190.           else
  5191.         {
  5192.           fprintf (file, "\tnop\n");
  5193.           load_nop = TRUE;
  5194.         }
  5195.         }
  5196.  
  5197.       fprintf (file, "\tj\t%s\n", reg_names[GP_REG_FIRST + 31]);
  5198.  
  5199.       if (tsize > 32767)
  5200.         fprintf (file, "\t%s\t%s,%s,%s\n",
  5201.              TARGET_LONG64 ? "daddu" : "addu",
  5202.              sp_str, sp_str, t1_str);
  5203.  
  5204.       else if (tsize > 0)
  5205.         fprintf (file, "\t%s\t%s,%s,%d\n",
  5206.              TARGET_LONG64 ? "daddu" : "addu",
  5207.              sp_str, sp_str, tsize);
  5208.  
  5209.       else if (!load_only_r31 && epilogue_delay != 0)
  5210.         final_scan_insn (XEXP (epilogue_delay, 0),
  5211.                  file,
  5212.                  1,         /* optimize */
  5213.                  -2,         /* prescan */
  5214.                  1);        /* nopeepholes */
  5215.  
  5216.       fprintf (file, "\t.set\treorder\n");
  5217.     }
  5218.  
  5219.       else
  5220.     {
  5221.       if (tsize > 32767)
  5222.         fprintf (file, "\t%s\t%s,%s,%s\n",
  5223.              TARGET_LONG64 ? "daddu" : "addu",
  5224.              sp_str, sp_str, t1_str);
  5225.  
  5226.       else if (tsize > 0)
  5227.         fprintf (file, "\t%s\t%s,%s,%d\n",
  5228.              TARGET_LONG64 ? "daddu" : "addu",
  5229.              sp_str, sp_str, tsize);
  5230.  
  5231.       fprintf (file, "\tj\t%s\n", reg_names[GP_REG_FIRST + 31]);
  5232.     }
  5233.     }
  5234.  
  5235.   fputs ("\t.end\t", file);
  5236.   assemble_name (file, current_function_name);
  5237.   fputs ("\n", file);
  5238.  
  5239.   if (TARGET_STATS)
  5240.     {
  5241.       int num_gp_regs = current_frame_info.gp_reg_size / 4;
  5242.       int num_fp_regs = current_frame_info.fp_reg_size / 8;
  5243.       int num_regs    = num_gp_regs + num_fp_regs;
  5244.       char *name      = current_function_name;
  5245.  
  5246.       if (name[0] == '*')
  5247.     name++;
  5248.  
  5249.       dslots_load_total += num_regs;
  5250.  
  5251.       if (!noepilogue)
  5252.     dslots_jump_total++;
  5253.  
  5254.       if (noreorder)
  5255.     {
  5256.       dslots_load_filled += num_regs;
  5257.  
  5258.       /* If the only register saved is the return register, we
  5259.          can't fill this register's delay slot.  */
  5260.  
  5261.       if (load_only_r31 && epilogue_delay == 0)
  5262.         dslots_load_filled--;
  5263.  
  5264.       if (tsize > 0 || (!load_only_r31 && epilogue_delay != 0))
  5265.         dslots_jump_filled++;
  5266.     }
  5267.  
  5268.       fprintf (stderr,
  5269.            "%-20s fp=%c leaf=%c alloca=%c setjmp=%c stack=%4ld arg=%3ld reg=%2d/%d delay=%3d/%3dL %3d/%3dJ refs=%3d/%3d/%3d",
  5270.            name,
  5271.            (frame_pointer_needed) ? 'y' : 'n',
  5272.            ((current_frame_info.mask & RA_MASK) != 0) ? 'n' : 'y',
  5273.            (current_function_calls_alloca) ? 'y' : 'n',
  5274.            (current_function_calls_setjmp) ? 'y' : 'n',
  5275.            (long)current_frame_info.total_size,
  5276.            (long)current_function_outgoing_args_size,
  5277.            num_gp_regs, num_fp_regs,
  5278.            dslots_load_total, dslots_load_filled,
  5279.            dslots_jump_total, dslots_jump_filled,
  5280.            num_refs[0], num_refs[1], num_refs[2]);
  5281.  
  5282.       if (HALF_PIC_NUMBER_PTRS > prev_half_pic_ptrs)
  5283.     {
  5284.       fprintf (stderr, " half-pic=%3d", HALF_PIC_NUMBER_PTRS - prev_half_pic_ptrs);
  5285.       prev_half_pic_ptrs = HALF_PIC_NUMBER_PTRS;
  5286.     }
  5287.  
  5288.       if (HALF_PIC_NUMBER_REFS > prev_half_pic_refs)
  5289.     {
  5290.       fprintf (stderr, " pic-ref=%3d", HALF_PIC_NUMBER_REFS - prev_half_pic_refs);
  5291.       prev_half_pic_refs = HALF_PIC_NUMBER_REFS;
  5292.     }
  5293.  
  5294.       fputc ('\n', stderr);
  5295.     }
  5296.  
  5297.   /* Reset state info for each function.  */
  5298.   inside_function    = FALSE;
  5299.   ignore_line_number = FALSE;
  5300.   dslots_load_total  = 0;
  5301.   dslots_jump_total  = 0;
  5302.   dslots_load_filled = 0;
  5303.   dslots_jump_filled = 0;
  5304.   num_refs[0]         = 0;
  5305.   num_refs[1]         = 0;
  5306.   num_refs[2]         = 0;
  5307.   mips_load_reg      = (rtx)0;
  5308.   mips_load_reg2     = (rtx)0;
  5309.   current_frame_info = zero_frame_info;
  5310.  
  5311.   /* Restore the output file if optimizing the GP (optimizing the GP causes
  5312.      the text to be diverted to a tempfile, so that data decls come before
  5313.      references to the data).  */
  5314.  
  5315.   if (TARGET_GP_OPT)
  5316.     asm_out_file = asm_out_data_file;
  5317. }
  5318.  
  5319.  
  5320. /* Expand the epilogue into a bunch of separate insns.  */
  5321.  
  5322. void
  5323. mips_expand_epilogue ()
  5324. {
  5325.   long tsize = current_frame_info.total_size;
  5326.   rtx tsize_rtx = GEN_INT (tsize);
  5327.   rtx tmp_rtx = (rtx)0;
  5328.  
  5329.   if (tsize > 32767)
  5330.     {
  5331.       tmp_rtx = gen_rtx (REG, Pmode, MIPS_TEMP1_REGNUM);
  5332.       emit_move_insn (tmp_rtx, tsize_rtx);
  5333.       tsize_rtx = tmp_rtx;
  5334.     }
  5335.  
  5336.   if (tsize > 0)
  5337.     {
  5338.       if (frame_pointer_needed)
  5339.     {
  5340.       if (TARGET_LONG64)
  5341.         emit_insn (gen_movdi (stack_pointer_rtx, frame_pointer_rtx));
  5342.       else
  5343.         emit_insn (gen_movsi (stack_pointer_rtx, frame_pointer_rtx));
  5344.     }
  5345.  
  5346.       save_restore_insns (FALSE, tmp_rtx, tsize, (FILE *)0);
  5347.  
  5348.       if (TARGET_LONG64)
  5349.     emit_insn (gen_adddi3 (stack_pointer_rtx, stack_pointer_rtx,
  5350.                    tsize_rtx));
  5351.       else
  5352.     emit_insn (gen_addsi3 (stack_pointer_rtx, stack_pointer_rtx,
  5353.                    tsize_rtx));
  5354.     }
  5355.  
  5356.   emit_jump_insn (gen_return_internal (gen_rtx (REG, Pmode, GP_REG_FIRST+31)));
  5357. }
  5358.  
  5359.  
  5360. /* Define the number of delay slots needed for the function epilogue.
  5361.  
  5362.    On the mips, we need a slot if either no stack has been allocated,
  5363.    or the only register saved is the return register.  */
  5364.  
  5365. int
  5366. mips_epilogue_delay_slots ()
  5367. {
  5368.   if (!current_frame_info.initialized)
  5369.     (void) compute_frame_size (get_frame_size ());
  5370.  
  5371.   if (current_frame_info.total_size == 0)
  5372.     return 1;
  5373.  
  5374.   if (current_frame_info.mask == RA_MASK && current_frame_info.fmask == 0)
  5375.     return 1;
  5376.  
  5377.   return 0;
  5378. }
  5379.  
  5380.  
  5381. /* Return true if this function is known to have a null epilogue.
  5382.    This allows the optimizer to omit jumps to jumps if no stack
  5383.    was created.  */
  5384.  
  5385. int
  5386. simple_epilogue_p ()
  5387. {
  5388.   if (!reload_completed)
  5389.     return 0;
  5390.  
  5391.   if (current_frame_info.initialized)
  5392.     return current_frame_info.total_size == 0;
  5393.  
  5394.   return (compute_frame_size (get_frame_size ())) == 0;
  5395. }
  5396.  
  5397. /* Choose the section to use for the constant rtx expression X that has
  5398.    mode MODE.  */
  5399.  
  5400. mips_select_rtx_section (mode, x)
  5401.      enum machine_mode mode;
  5402.      rtx x;
  5403. {
  5404.   if (TARGET_EMBEDDED_DATA)
  5405.     {
  5406.       /* For embedded applications, always put constants in read-only data,
  5407.      in order to reduce RAM usage.  */
  5408.       READONLY_DATA_SECTION ();
  5409.     }
  5410.   else
  5411.     {
  5412.       /* For hosted applications, always put constants in small data if
  5413.      possible, as this gives the best performance.  */
  5414.      
  5415.       if (GET_MODE_SIZE (mode) <= mips_section_threshold
  5416.       && mips_section_threshold > 0)
  5417.     SMALL_DATA_SECTION ();
  5418.       else
  5419.     READONLY_DATA_SECTION ();
  5420.     }
  5421. }
  5422.  
  5423. /* Choose the section to use for DECL.  RELOC is true if its value contains
  5424.    any relocatable expression.  */
  5425.  
  5426. mips_select_section (decl, reloc)
  5427.      tree decl;
  5428.      int reloc;
  5429. {
  5430.   int size = int_size_in_bytes (TREE_TYPE (decl));
  5431.  
  5432.   if (TARGET_EMBEDDED_PIC
  5433.       && TREE_CODE (decl) == STRING_CST
  5434.       && !flag_writable_strings)
  5435.     {
  5436.       /* For embedded position independent code, put constant strings
  5437.      in the text section, because the data section is limited to
  5438.      64K in size.  */
  5439.  
  5440.       text_section ();
  5441.     }
  5442.   else if (TARGET_EMBEDDED_DATA)
  5443.     {
  5444.       /* For embedded applications, always put an object in read-only data
  5445.      if possible, in order to reduce RAM usage.  */
  5446.  
  5447.       if (((TREE_CODE (decl) == VAR_DECL
  5448.         && TREE_READONLY (decl) && !TREE_SIDE_EFFECTS (decl)
  5449.         && DECL_INITIAL (decl)
  5450.         && (DECL_INITIAL (decl) == error_mark_node
  5451.         || TREE_CONSTANT (DECL_INITIAL (decl))))
  5452.        /* Deal with calls from output_constant_def_contents.  */
  5453.        || (TREE_CODE (decl) != VAR_DECL
  5454.            && (TREE_CODE (decl) != STRING_CST
  5455.            || !flag_writable_strings)))
  5456.       && ! (flag_pic && reloc))
  5457.     READONLY_DATA_SECTION ();
  5458.       else if (size > 0 && size <= mips_section_threshold)
  5459.     SMALL_DATA_SECTION ();
  5460.       else
  5461.     data_section ();
  5462.     }
  5463.   else
  5464.     {
  5465.       /* For hosted applications, always put an object in small data if
  5466.      possible, as this gives the best performance.  */
  5467.  
  5468.       if (size > 0 && size <= mips_section_threshold)
  5469.     SMALL_DATA_SECTION ();
  5470.       else if (((TREE_CODE (decl) == VAR_DECL
  5471.          && TREE_READONLY (decl) && !TREE_SIDE_EFFECTS (decl)
  5472.          && DECL_INITIAL (decl)
  5473.          && (DECL_INITIAL (decl) == error_mark_node
  5474.              || TREE_CONSTANT (DECL_INITIAL (decl))))
  5475.         /* Deal with calls from output_constant_def_contents.  */
  5476.         || (TREE_CODE (decl) != VAR_DECL
  5477.             && (TREE_CODE (decl) != STRING_CST
  5478.             || !flag_writable_strings)))
  5479.            && ! (flag_pic && reloc))
  5480.     READONLY_DATA_SECTION ();
  5481.       else
  5482.     data_section ();
  5483.     }
  5484. }
  5485.  
  5486. #if ABI_64BIT
  5487. /* Support functions for the 64 bit ABI.  */
  5488.  
  5489. /* Return the register to be used for word INDEX of a variable with type TYPE
  5490.    being passed starting at general purpose reg REGNO.
  5491.  
  5492.    If the word being passed is a single field of a structure which has type
  5493.    double, then pass it in a floating point reg instead of a general purpose
  5494.    reg.  Otherwise, we return the default value REGNO + INDEX.  */
  5495.  
  5496. rtx
  5497. type_dependent_reg (regno, index, type)
  5498.      int regno;
  5499.      int index;
  5500.      tree type;
  5501. {
  5502.   tree field;
  5503.   tree offset;
  5504.  
  5505.   /* If type isn't a structure type, return the default value now.  */
  5506.   if (! type || TREE_CODE (type) != RECORD_TYPE || mips_isa < 3)
  5507.     return gen_rtx (REG, word_mode, regno + index);
  5508.  
  5509.   /* Iterate through the structure fields to find which one corresponds to
  5510.      this index.  */
  5511.   offset = size_int (index * BITS_PER_WORD);
  5512.   for (field = TYPE_FIELDS (type); field; field = TREE_CHAIN (field))
  5513.     {
  5514.       if (! tree_int_cst_lt (DECL_FIELD_BITPOS (field), offset))
  5515.     break;
  5516.     }
  5517.  
  5518.   if (field && tree_int_cst_equal (DECL_FIELD_BITPOS (field), offset)
  5519.       && TREE_CODE (TREE_TYPE (field)) == REAL_TYPE
  5520.       && TYPE_PRECISION (TREE_TYPE (field)) == BITS_PER_WORD)
  5521.     return gen_rtx (REG, DFmode,
  5522.             regno + index + FP_ARG_FIRST - GP_ARG_FIRST);
  5523.   else
  5524.     return gen_rtx (REG, word_mode, regno + index);
  5525. }
  5526.  
  5527. /* Return register to use for a function return value with VALTYPE for function
  5528.    FUNC.  */
  5529.  
  5530. rtx
  5531. mips_function_value (valtype, func)
  5532.      tree valtype;
  5533.      tree func;
  5534. {
  5535.   int reg = GP_RETURN;
  5536.   enum machine_mode mode = TYPE_MODE (valtype);
  5537.   enum mode_class mclass = GET_MODE_CLASS (mode);
  5538.  
  5539.   if (mclass == MODE_FLOAT || mclass == MODE_COMPLEX_FLOAT)
  5540.     reg = FP_RETURN;
  5541.   else if (TREE_CODE (valtype) == RECORD_TYPE && mips_isa >= 3)
  5542.     {
  5543.       /* A struct with only one or two floating point fields is returned in
  5544.      the floating point registers.  */
  5545.       tree field;
  5546.       int i;
  5547.  
  5548.       for (i = 0, field = TYPE_FIELDS (valtype); field;
  5549.        field = TREE_CHAIN (field), i++)
  5550.     {
  5551.       if (TREE_CODE (TREE_TYPE (field)) != REAL_TYPE || i >= 2)
  5552.         break;
  5553.     }
  5554.       
  5555.       if (! field)
  5556.     reg = FP_RETURN;
  5557.     }
  5558.  
  5559.   return gen_rtx (REG, mode, reg);
  5560. }
  5561. #endif
  5562.  
  5563. /* This function returns the register class required for a secondary
  5564.    register when copying between one of the registers in CLASS, and X,
  5565.    using MODE.  If IN_P is nonzero, the copy is going from X to the
  5566.    register, otherwise the register is the source.  A return value of
  5567.    NO_REGS means that no secondary register is required.  */
  5568.  
  5569. enum reg_class
  5570. mips_secondary_reload_class (class, mode, x, in_p)
  5571.      enum reg_class class;
  5572.      enum machine_mode mode;
  5573.      rtx x;
  5574.      int in_p;
  5575. {
  5576.   int regno = -1;
  5577.  
  5578.   if (GET_CODE (x) == REG || GET_CODE (x) == SUBREG)
  5579.     regno = true_regnum (x);
  5580.  
  5581.   /* We always require a general register when copying anything to
  5582.      HILO_REGNUM, except when copying an SImode value from HILO_REGNUM
  5583.      to a general register, or when copying from register 0.  */
  5584.   if (class == HILO_REG && regno != GP_REG_FIRST + 0)
  5585.     {
  5586.       if (! in_p
  5587.       && GP_REG_P (regno)
  5588.       && GET_MODE_SIZE (mode) <= GET_MODE_SIZE (SImode))
  5589.     return NO_REGS;
  5590.       return GR_REGS;
  5591.     }
  5592.   if (regno == HILO_REGNUM)
  5593.     {
  5594.       if (in_p
  5595.       && class == GR_REGS
  5596.       && GET_MODE_SIZE (mode) <= GET_MODE_SIZE (SImode))
  5597.     return NO_REGS;
  5598.       return GR_REGS;
  5599.     }
  5600.  
  5601.   /* Copying from HI or LO to anywhere other than a general register
  5602.      requires a general register.  */
  5603.   if (class == HI_REG || class == LO_REG || class == MD_REGS)
  5604.     {
  5605.       if (GP_REG_P (regno))
  5606.     return NO_REGS;
  5607.       return GR_REGS;
  5608.     }
  5609.   if (MD_REG_P (regno))
  5610.     {
  5611.       if (class == GR_REGS)
  5612.     return NO_REGS;
  5613.       return GR_REGS;
  5614.     }
  5615.  
  5616.   return NO_REGS;
  5617. }
  5618.